[工学]数字电子技术基础简明教程课件第2章_门电路.pptVIP

第2章 门电路 直接用与非门也可以很容易地组合起来构成异或门，下图是它的逻辑图。由图可得 ①C＝0、 ，即C端为低电平（0V）、 端为高电平（＋VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。 ②C＝1、 ，即C端为高电平（＋VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uo＝ui。 C VDD uI/uO TP TN C (a) 电路 S S G G D D uO/uI TG C C (b)符号 uI/uO uO/uI 2.3.4 CMOS传输门、三态门和漏极开路门 一、CMOS传输门 二、CMOS三态门 1 A EN T P2 T P1 Y T N1 T N2 +V DD (a) 电路 1 EN A EN Y (b) 符号 ①EN=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。 ②EN=0时，TP2、TN2均导通，TP1、TN1构成反相器。 可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。 三、CMOS漏极开路门（OD门） 1、电路组成及符号 图(a)是CMOS漏极开路门的电路图，图(b)是它的逻辑符号。 (a) 电路图 +V’DD Y B1 D VSS B 1 A RD 外接 Y A