数电基础复习要点.docVIP

第一章 逻辑代数（重点） 要求：1.1、1.2化简（公式法、卡诺图），1.3各表示方法之间的转换 一、公式和定理 A·1=A 1·1=1 A + 1=1 A·0=0 A+0=A A·A=A 1 + 1=1 0·0=0 1+0=1 0+0=0 0 + 1=1 1·0=0 A+A=1 A+A=A 或1为1 与0为0 A·A=0 前后高仿 二、交换律、结合律、分配律、还原律（非非得正）均适用 三、常用公式 证明： 应用：化简 常 用 公 式 A·B+A·=A =A·（B+）=A 并项法 A+A·B=A =A·（1·B）=A 推广：A+A（）=A 吸收法 A+·B=A+B =(A+)·（A+B）=A+B 消去法 A·B+·C+B·C= A·B+·C 不予证明 配项消项法 异或的非为同或 摩根定律： 四、卡诺图 先画孤立项，按2、4、8…2n画相邻项 画大圈，少画圈 每个圈都有新的项加入 习题 第二章 门电路 要求：2.2简单分析，2.4掌握概念（拉电流、灌电流、开门电阻、关门电阻和噪声容限） 1拉电流：数字电路中0,1是根据电位高低区分的。在电位高时，下一级电路会从本级电路拉出一部分电流，即高电平输出，对负载提供电流。 2 灌电流：在电位低时，上一级电路会向本级电路灌入一部分电流，即低电平输出，要吸收负载的电流。 3开门电阻：人们常把2.5Ω称为TTL反相器电路的开门电阻，用Ron表示。（相当于输入高电平） 4关门电阻：人们常把0.7Ω称为TTL反相器电路的关门电阻，用Roff表示。 5噪声容限：是指Uo为规定值时，允许Ui波动的最大范围。 6 CMOS集成电路的主要特点：功耗极低，扇出能力强。（人们常把能带同类门电路的个数称为扇出系数，其大小反映了扇出能力。） 习题： 第三章 组合逻辑电路 要求：3.1分析和设计方法，3.2全加器各引脚功能，半加器概念，3.2.2、3.3、3.4功能表和简单拓展，不看原理，3.5（难点）会例题即可 3.1 分析方法：逻辑图→逻辑表达式→化简→真值表→说明功能 设计方法：逻辑抽象→真值表→逻辑表达式→化简→逻辑图 3.2 半加：两个1位二进制数相加，叫做半加。 半加规则：两个1位二进制数相加，例如A和B相加，有三种情况，一是0+0=0；二是0+1=1；三是1+1=10。可见，半加结果有两个输出，一是半加和，一是半加进位。 全加器：两个同位的加数和来自低位的进位三者相加，就是所谓的全加，实现这种运算的电路称为全加器。 74LS183 加法器 Ci-1表示来自低位（第i-1位）的进位 Ci表示送给高位的（第i+1位）的进位 Si表示全加和 P159 4位集成数值比较器的真值表 P166 集成8线—3线优先编码器的真值表 P177 集成3线—8线译码器的真值表 P188 4选1数据选择器 P192 数据分配器 习题： 第四章 触发器 要求：4.1、4.2、4.3记住功能表，什么是同步触发（考试不给功能表） 一、基本RS触发器（低电平有效，11保持） Qn+1 注 1 1 Qn 保持 1 0 0 置1 0 1 1 置0 0 0 不用 不允许 * Qn+1=S+Qn RS=0（约束条件） Rest：复位，置零 Set：置1 二、同步RS触发器（高电平有效，00保持） CP R S Qn Qn+1 注 0 Qn 保持 1 0 0 0 0 保持 1 0 0 1 1 1 0 1 0 1 置1 1 0 1 1 1 1 1 0 0 1 置0 1 1 0 1 1 1 1 1 0 不用 不允许 1 1 1 1 不用 *Qn+1=S+Qn RS=0（CP=1期间有效） 三、同步D触发器 *Qn+1=D（CP=1期间有效） 四、边沿D触发器（7474是CP上升沿触发的边沿触发器） 输 入 输 出 注 CP D RD SD Qn+1 ↑ 0 1 1 0 同步置0 ↑ 1 1 1 1 同步置1 ↓ 1 1 Qn 保持（↓无效） 0 1 0 异步置0 1 0 1 异步置1 0 0 不用 不允许 * Qn+1=D（CP上升或下降沿时刻有效） 五、边沿JK触发器（高电平有效，00保持） J K Qn Qn+1 注 0 0 0 0 保持 0 0 1 1 0 1 0 0 置0 0 1 1 0 1 0 0 1 置1 1 0 1 1 1 1 0 1 翻转 1 1 1 0 *Qn+1=J Qn + KQn 六、同步触发：受时钟脉冲电平控制（CP）的多个触发器同步工作 习题：