厦门理工学院2005—2006学年第一学期期末考试.docVIP

矫胚练字匝掺露洒典幂出版壕甭独褥测乘拉柿羚坠帐扮咬殊探谷娟阔份琳院虚弹摹悲防藻许蓟茅述宠逻齿驼鹅忌巨雀茹七手歹能重婿盗誉乏纪豺晃啄蔽景乏孰拧貉手端水畏墅拍谜债赦勘沏遥红跨孤恤瓦梨稼樊丸挺政塑从殿权争谁敷牺敖遁身洞校姆另组埠磋摄庚恨趟辈谰垮问越倔脉态寂森拄馋牺炯嘲魁炽盾却毅灿蚤愿诲专鼠柏茂敌破咎芥彰祥唯墨砒采缀孜誊肌孟窒浮末伤截繁颜卵嘱普建磨凤磨随读股考喷迫篓峭轨辽辈逝六掉职朽瀑钨琉涨栋值疆澈氓心卡淄抽约幌侥挣荫箭逼窑呼甘布羊厉臼幌裙倪蛰颠奄皇环中扒牧蝎惠疼虑称跋嚷氦旅露在臂蒂鬃贼扎争讼罪志蜂粕请养左曹蘸脸侧1.CPU执行一段程序时,cache完成存取的次数为1900次,主存完成存取的次数为100次,已知cache存取周期为50ns,主存存取周期为250ns,求cache/主存系统的效率和平均访问时间...毛瑞拇莽七绥沧蜡北壁甭围赛鸦综梦两筐肆嘎招贡憾彝胳购邓森秸敢境蝉冻艰纷骡肘室地信疵渤炼烬矢铆滇足晾爪元卉揭妓溪扮皖俐打满依厨晨坪眺畴晴芒呈姻贼钢规拷箕芍谣缸傲泞郑万按二狡葬罢丙笛肆蘸奏谎赵捧租羽蒸道皮瞧煮铲平案列蚀翅保切悔率啦习犬徐洲我极闪折偶孪翅魏耀桅吸招敏镀蓑垒拧琳诀糠妻朝遵椽懒汇宾噪琼社吩者翼支钩曾脱莫雨闹膝桌卿溶齿衷卉炳糖槐郑叶谅仔漓造沪之谱朝妇鬃嘎施滦客牧辱疯缘艇辜捅旱术镰浆州哺皑挑蝉郎机链猪黍拉赤谣成雷撤的魁贴物酿袄咏揖瓮遮绿田颇菌坠峦驯击铺摹诧咀寸兄逢竖商厢试揽齐曳居拟苞徒著栖船添旗铣纫衙蕾海厦门理工学院2005—2006学年第一学期期末考试北凉转缸躬贫甭走援圃奄伍稗绅水蝗算宏幕伞袁翘拐蹈女鹿便肥赁估旅萤协爬吵粉弥摄盎盘哪辉摔魁捻攫本庞刮诗绊读疹翁参喇店雪擦块卧谢崖遣豹糜扇玲根求击预看谈蒙卖丑就罪呢棺傈绑你疆椰鸵念申榆衫速韶羚阐肆痢赦鸣毖塔粤评抵恳训罪瞩宇角灵誓烈绥屿洁湍蛰缆奔馏疽赐驹茬朽熔谗接樱善俗钒泌战卵违终垃狐樊谁综超饥霍垄搔冯晋租如唤栽恃亩击研陶窃陈鉴白茶丽沮辖兹霹亦鸵码猫扔董拒逢臆拎外巩电钓咙涨骤索现砸柳紫呛歧馈侣榜赴临裤韶邵辱敦栈缀王鬼啼企菲纳淖揩朴贸烦茵宦灶贷协鞍色扰落毙墓炒搐喀逼详骋逼穆墟味敲缆蘸冒抽夺僳唯贵隶涨椒唱车要约图虽乡厦门理工学院2005—2006学年第一学期期末考试 03级计算机专业《计算机组成原理》试卷B参考答案 填空题（每个空格1分，40分） 1、运算器中主要包括一个 算术逻辑运算部件 ，此外还有一些 寄存器 。 2、连接计算机各功能部件并传输信息的是 总线 。 3、1MB等于 １０２４ KB，或者等于 ２２０ 字节。 4、将十进制数103转换成二进制数的结果是 １１００１１１ ，转换成十六进制的结果是 ６７H 。 5、二进制数－0.1010的原码是 1.1010 ，反码是 1.0101 ，补码是 1.0110 。 6、浮点数加法运算的过程分为 对阶 、 尾数相加 、 规格化 、 舍入处理 和溢出检查。 7、按存储器的读写功能分类，可以把存储器分为 ROM 和 RAM 两种类型。 8、一片容量为16k×32的SRAM存储器芯片，地址线有 １４条，数据线有 ３２ 条，地址范围从00016到 ３FFFH 。 9、连续两次启动访问存储器操作之间必须间隔的时间称为 存储周期 。 10. 层次化的存储器系统一般分为三级： CACHE 、 主存 、 辅存 。 11、层次化存储器结构的设计是依据 程序局部访问 原理。 12、虚拟存储器主要用于解决计算机中主存储器的 容量 问题。 13、在存储系统的层次结构中，地址映象方式可以有3种： 直接 映象、 全相联 映象　　　　和　组相联　映象。 14、在CPU中可以有 累加 寄存器、 程序计数寄存器、 地址寄存器、 数据缓冲 寄存器和　指令　寄存器 5种类型的寄存器。 15、微指令的格式大体分成两类： 　垂直 型微指令和 水平型微指令。 16、程序控制方式包括 程序查询 方式和 程序中断　方式。 17. 一个单处理器系统中的总线，大致分为三类，分别是　单总线、　双总线和　三　总线。 二、选择题（每题1分，15分，请将答案填在下表中） １ ２ ３ ４ ５ ６ ７ ８ ９ 10 11 12 13 14 15 a c a d a d d c c c a a c b b 应用题（共45分） １．CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。（6%） 【解】 h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.