《HDL语言硬件设计》实验报告.docVIP

《HDL语言硬件设计》实验报告 设计输入与门级结构建模仿真 一、实验目的： 1、掌握简单门级结构建模电路的设计方法。 2、初步掌握ModelSim6.0软件的基本操作与应用。 3、初步了解verilog建模仿真的设计全过程。 二、实验设备： PC机 ModelSim6.0开发软件 三、试验要求： 学习使用ModelSim6.0设计软件。学习文本编辑器使用，掌握文本编辑器的输入方法，完成4选1多路选择器结构建模的输入，并完成仿真。 四、实验： 写出4选1多路选择器的模块代码，并对其进行仿真得出仿真结果，并分析仿真结果。 四选一多路选择器仿真程序 module MUX4x1(Z,D0,D1,D2,D3,S0,S1); input D0,D1,D2,D3,S0,S1; output Z; wire T1,T2,T3,T4; and(T0,D0,S1bar,S0bar), (T1,D1,S1bar,S0), (T2,D2,S1,S0bar), (T3,D3,S1,S0); not(S1bar,S1), (S0bar,S0); or(Z,T0,T1,T2,T3); endmodule 仿真模块代码 `timescale 10ns/1ns module test_MUX4x1; reg[3:0]d; reg[1:0]s; wire out; MUX4x1 mymux(out,d[0],d[1],d[2],d[3],s[0],s[1]); initial begin $moniter($time,d=%b,s[1]=%b,s[0]=%b,out=%b\n,d,s[1],s[0],out); d=4b1010;s=2b00; //$display($time,d=%b,s[1]=%b,s[0]=%b,out=%b\n,d,s[1],s[0],out); #5 s=2b00; //$display($time,d=%b,s[1]=%b,s[0]=%b,out=%b\n,d,s[1],s[0],out); #5 s=2b01; //$display($time,d=%b,s[1]=%b,s[0]=%b,out=%b\n,d,s[1],s[0],out); #5 s=2b10; //$display($time,d=%b,s[1]=%b,s[0]=%b,out=%b\n,d,s[1],s[0],out); #5 s=2b11; //$display($time,d=%b,s[1]=%b,s[0]=%b,out=%b\n,d,s[1],s[0],out); #100 $stop; end endmodule 仿真结果 （3）实验心得 心得体会： 每一种语言都有其特点，在编程时必须认真看相关书籍，并从中找到其逻辑思路，快速起草程序大纲。在仿真时，务必记得要设计好时间的控制，保证仿真便于读取。同时，耐心调试程序也是我必须加强的。只有耐心，才能保证程序的质量及程序的最终运行的成功。有问题无法解决时，也要同老师请教，与同学互帮互助，这也是一个好的学习者必须拥有的态度。