超大规模数字集成电路设计CMOS逻辑电路.PDF

下载文档 降价啦

86
0
约11.74万字
约 182页
2018-02-28 发布于天津
举报
版权申诉
保障服务

超大规模数字集成电路设计CMOS逻辑电路.PDF

1、本文档共182页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

超大规模数字集成电路设计CMOS逻辑电路

中国科学院大学研究生课程中国科学院大学研究生课程超大规模数字集成电路设计超大规模数字集成电路设计第四讲 CMOS逻辑电路第四讲 CMOS逻辑电路黑勇黑勇 heiyong@ime.ac.cn heiyong@ime.ac.cn 2013年10月8日目录目录组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路组合逻辑 vs. 时序逻辑组合逻辑 vs. 时序逻辑 In Out Combinational Combinational In Logic Out Logic Circuit Circuit 组合逻辑电路 State 组合逻辑电路 Nxit_State State 时序电路组合逻辑时序逻辑 Output = ( ) Output =f (In, State) f In State=f(Previous In,Previous State) 输出是当前输入的函数输出是当前输入和当前状态的函数状态是当前输入和当前状态的函数静态逻辑 vs. 动态逻辑静态逻辑 vs. 动态逻辑 V DD 静态逻辑： In1 在所有的时间点上 (除开关瞬时） In2… PUN InN 门电路的输出通过一个低阻通路连接到 Out VDD或GND In1 门电路的输出逻辑值为功能布尔表达式 In2… PDN InN 结果。动态逻辑： Clk