NAND闪存控制器-英特尔FPGA和SoC.PDFVIP

下载本文档

24
0
约6.26万字
约 28页
2018-02-28 发布于天津
举报
版权申诉

NAND闪存控制器-英特尔FPGA和SoC.PDF

1、本文档共28页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

NAND闪存控制器-英特尔FPGA和SoC

10. NAND闪存控制器 November 2012 cv_54010-1.2 cv_54010-1.2 ® 硬核处理器系统 (HPS) 提供一个 NAND闪存控制器以与 Altera 片上系统 (SoC) FPGA 系统中的外部 NAND 闪存存储器相连接。可以使用外部闪存存储器来存储一个处理器启动镜像、软件 , 或用来存储大型应用程序和用户数据。HPS NAND 闪存控制器基于 ® ® Cadence Design IP NAND 闪存存储器控制器。 NAND 闪存控制器功能 NAND 闪存控制器具有以下功能： ■ 支持一个 x8 NAND 闪存器件 ■ 支持开放 NAND闪存接口 (ONFI)1.0 ■ 支持 Hynix、Samsung、Toshiba、Micron 和 ST Micro 的 NAND 闪存存储器 - - - - ■ 支持可编程的512字节(4 、8 或16 bit纠错)或1024字节(24 bit纠错)错误纠正编码 (ECC)扇形容量 ■ 支持流水线预读和写命令以实现增强的读 / 写吞吐量 ■ 支持每块包含 32、64、128、256、384 或 512 页面的器件 ■ 支持多平面器件 ■ 支持 512 byte、2 kilobyte(KB)、4 KB或 8 KB 的页面容量 ■ 支持可编程的纠正容量的单层单元 (SLC) 和多层单元 (MLC) 器件 ■ 提供内部直接存储器访问 (DMA) ■ 提供可编程的访问时序 © 2012 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as trademarks or service marks are the property of their respective holders as described at /common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Alteras standard warranty, but reserves the right to make changes to any products and ISO services at a