为SoCFPGA提供的CoreSight兼容调试功能-英特尔FPGA和SoC.PDFVIP

体系结构摘录 为SoC FPGA 提供的CoreSight 兼容调试功能 引言 并不是所有SoC FPGA 调试体系结构以同样方式开发的：有些使用了系统跟踪宏单元(STM) ，而有 些则使用了指令跟踪宏单元(ITM) 。所使用的CoreSight 宏单元类型对调试质量、性能和带宽有很 大的影响。ITM 设计用于处理低性能微控制器调试跟踪流；STM 开发专门用于处理高性能ARM® Cortex™-A9 处理器调试跟踪流。ITM 提取高性能系统的数据，而STM 采集并100%的使用系统跟 踪数据。 本体系结构摘要研究CoreSight STM 的含义和优势，与ARM® Development Studio 5 (DS-5™) Altera 版工具包相结合，它为Altera SoC FPGA 提供了高效、优异的调试工作台。 针对SoC FPGA 调试过程的详细讨论中涉及到这方面的概念，这可以在深入了解：SoC FPGA 视 频系列的开发工具部分找到： /socarchitecture 系统跟踪宏单元 Altera SoC FPGA 的一个关键优势是使用ARM® CoreSight™系统跟踪宏单元(图1)来帮助调试。 这是非常关键的因素，Altera 一定会将这一关键功能在所有SoC FPGA 器件中实现。Altera SoC FPGA 是市场上目前唯一集成了CoreSight STM 跟踪单元的SoC FPGA 器件。而且，Altera 与 ARM 展开战略合作，开发ARM DS-5 Altera 版工具包，一起设计STM ，交付全面的调试解决方 案。 那么，什么是系统跟踪宏单元呢? 实际上，STM 在系统级上处理仪表功能指令。它处理系统中多个点发出的踪迹，以感兴趣或 者有用的宏数据标记调试跟踪数据，将所有这些信息提供给运行在主机上的调试工具(例如， ARM DS-5 Altera 版工具包) 。 ARM STM 文档宣称： • “STM 是集成到CoreSight 系统中的踪迹源，主要设计用于嵌入到软件中的仪表功能的宽带跟 踪数据 。这一仪表功能包括STM 高级eXtensible 接口(AXI)从机的存储器映射写入，这一从 1 机承载了软件行为的信息。” 2 • “… 系统跟踪单元支持运行具有仪表消息功能的软件(通过程序员或者通过工具流程) 。” 换言之，STM 提供的踪迹数据可以用于在软件或者硬件事件触发器基础上进行事后分析。 1ARM CoreSight 系统跟踪宏单元技术参考手册，1.1 节 2ARM CoreSight 技术入门白皮书，p. 6 STM 将底层源跟踪数据输入到系统级视图中。STM 能够接收来自65,000 个跟踪源的踪迹数据。这些源可以是在SoC FPGA 器件的FPGA 区中实现的CoreSight 跟踪宏单元。 STM 能够保持源时间戳，也能够在处理时对数据加上时间戳。时间戳精度非常高，有利于事件的高精度互相关。而且， STM 能够以当前用户定义的系统状态来 ‘标记’跟踪流。来自STM 的跟踪流，通过DAP ，输入到运行ARM DS-5 Altera 版工具包的主系统中，这其中含有丰富的调试宏数据。使用ARM DS-5 Altera 版工具包的工程师采用STM 来调试SoC FPGA ，完全能够迅速穿过复杂的系统级，找到缺陷的根本原因，并修复。 图1：Altera Cyclone® V SoC 结构图，高亮显示了系统跟踪宏单元 总线结构 STM 接收高速专用宽AXI 总线上的数据。它有一个32KB FIFO 用于缓冲接收到的数据。FIFO 被填满后，STM 向上 游CoreSight 单元发出反压信号，而很多单元也含有32KB FIFO ，处理所有这些跟踪数据。这种方式足以支持高速双 核ARM Cortex-A9 处理器系统实现高性能跟踪和调试功能。但是，性能并不代表一切。 Altera STM 支持多个处理器和进程共享并直接访问STM ，而且彼此不会相互影响。在STM 激励空间中，给它们分配 了不同的页面。128 个主机，每个都支持65,536 个激励端口，每一4KB 页面有16 个激励端口(或者通道) ，具有很强的 可扩展能力。 因此，STM 能够处理来自多个源的大量突发数据。 性能 STM 有一个专用AXI 从机来接收跟踪数据，一个独立的APB 接口提供宏单元编程信息。