硬件报告-定时中断采样与开关控制管理.docxVIP

计算机硬件技术实践报告题目 定时中断采样与开关控制姓名 专业 自动化（核电运行方向） 班级 学号 上海电力学院自动化工程学院设计题目定时中断采样与开关控制开发目的通过本项课程设计，对计算机硬件课程中涉及的芯片结构、控制原理、硬件编程等方面有一定的感性认识和实践操作能力，更好的理解计算机硬件课程中讲述的基本原理和概念。本实验要完成的目标是通过电位器W1产生的0-5V电压，8259每2秒中断一次，中断后对0809采样一次，比较0809的采样值，0809的输入值在0-2.5V，4个开关量输出控制的灯全灭，输入值在大于2.5V小于或等于3V时，有一个灯亮，输入值在大于3V小于等于3.5V时2个灯亮，输入值在大于3.5V 小于等于4V时3个灯亮，输入值在大于4V时4个灯亮。小组成员分工及成果廖丽霞慧计方案以及论证通过电位器W1产生的0-5V电压，8259每2秒中断一次，中断后对0809采样一次，比较0809的采样值，0809的输入值在0-2.5V，4个开关量输出控制的灯全灭，输入值在大于2.5V小于或等于3V时，有一个灯亮，输入值在大于3V小于等于3.5V时2个灯亮，输入值在大于3.5V 小于等于4V时3个灯亮，输入值在大于4V时4个灯亮。硬件原理图（包括芯片的选型介绍）芯片的选型介绍：8086主要功能：8086 CPU包括两大部分：EU和BIU BIU不断地从存储器取指令送入IPQ，EU不断地从IPQ取出指令执 行；EU和BIU构成了一个简单的2工位流水线；指令预取队列IPQ 是实现流水线操作的关键（类似于工厂流水线的传送带）。 主要引脚：数据信号线(DB)与地址信号线(AB)： AD7～AD0：三态，地址/数据复用线。ALE有效时为地址的低8位。 地址信号有效时为输出，传送数据信号时为双向； A19～A16：三态，输出。高4位地址信号，与状态信号 S6-S3分时 复用； A15～A8：三态，输出。输出8位地址信号； WR：三态，输出。写命令信号； RD：三态，输出。读命令信号； IO/M：三态，输出。指出当前访问的是存储器还是I/O接口。 高：I/O接口，低：内存； DEN：三态，输出。低电平时，表示DB上的数据有效； RESET：输入，为高时，CPU执行复位； ALE：三态，输出。高：AB地址有效； DT/R：三态，输出。数据传送方向，高：CPU输出，低：CPU输入图1.8086芯片8255A主要功能：含3个独立的8位并行输入/输出端口，各端口均具有数据的控制和 锁存/缓冲能力。 可通过编程设置各端口的工作方式和数据传送方向（入/出/双向）。主要引脚：连接外设端的引脚：PA0~PA7、PB0~PB7、PC0~PC7（分别对应A、B、 C三个8位输入/输出端口） 三个端口可通过编程分别指定为输入或输出口。其中，C口即可用作 独立的输入/输出口，也可用作A、B口的握手联络信号(控制信号输 出或状态信号输入)。 图4. 8255芯片8259A主要功能：①一片8259A可以接受并管理8级可屏蔽中断请求，通过9片8259A 级联可扩展至64级可屏蔽中断优先控制。 ②对每一级中断都可以通过程序来屏蔽或允许。 ③在中断响应周期，8259A可为CPU提供相应的中断类型码。 ④具有多种工作方式，并可通过编程来加以选择。主要引脚：D7～D0：双向、三态数据线，与CPU系统总线连接。　RD：读信号，输入，低电平有效。当有效时CPU对8259A进行读操作。　WR：写信号，输入，低电平有效。当有效时CPU对8259A进行写操作。　A0：端口地址选择信号，输入，由8259A片内译码，选择内部寄存器。　CS：片选信号，输入，低电平有效。当有效时8259A被选中。 SP/EN：双向信号线，用于从片选择或总线驱动器的控制信号。当8259A工作于非缓冲方式时，SP/EN作为输入信号线，用于从片选择。级联中的从片接低电平，主片接高电平。当8259A工作于缓冲方式时，SP/EN作为输出信号线，用做8259A与系统总线驱动器的控制信号。 　INT：中断请求信号，与CPU的中断请求信号相连。　INTA：中断响应信号，与CPU的中断应答信号相连。　CAS2～CAS0：级联信号线，作为主片与从片的连接线，主片为输出，从片为输入，主片通过CAS2～CAS0的编码选择和管理从片。　IR7～IR0：中断请求输入信号，由外设输入。 图5. 8259芯片8253A概貌介绍：3个16位的定时/计数器（通道）； 4引脚双列直插式；最高计数频率2MHz； TTL电平兼容；单电源+5V供电。主要构成：计数器(3个)包括：16位初值寄存器(只写)、16位计数寄存器（减1 计数器）、16位锁存寄存器(只读)； 控制寄存器(1个