[互联网]集成电路逻辑设计技术.ppt

结 论 “与-非”:pMOS并联,nMOS串联 “或-非”:pMOS串联,nMOS并联 CMOS组合逻辑单元 与或非: 或与非: 练 习 请大家根据下面的函数设计一个CMOS的组合逻辑门并画出电路图： Z= A+B（CD+EF） 步 骤 nMOS下拉网络 ① E和F串联 ② C与D串联 ③ ①和②并联 ④ ③和B串联 ⑤ ④和A并联 作 业 请大家根据下面的函数设计一个CMOS的组合逻辑门并画出电路图： Z= AB+(CD(E+F)) 练习：设计一个实现四种逻辑操作的电路，其中控制信号为K1K0，逻辑输入为A、B，当K1K0=00时，实现A、B的与非操作；当K1K0=01时，实现A、B的或非操作；当K1K0=10时，实现A、B的异或操作；当K1K0=11时，实现A信号的倒相操作； 分析：首先，我们可以确定采用四到一MUX能够实现所需的四种逻辑操作，接下来的任务是产生所需的四种控制编码C3~C0，同时，这四种控制编码又对应了外部的二位控制信号K1K0，因此，该逻辑应由两部分组成：编码产生与控制逻辑和四到一的MUX。 查表可知， 当实现A、B与非操作时，C3~C0为0111； 当实现A信号倒相操作时，C3~C0为0101； 当实现A、B异或操作时，C3~C0为0110； 当实现A、B或非操作时，C3~C0为0001； K1K0=00时， A、B的与非操作； K1K0=01时， A、B的或非操作； K1K0=10时， A、B的异或操作； K1K0=11时， A信号的倒相操作； K1K0=00,A、B与非操作, C3~C0为0111; K1K0=01, A、B或非操作, C3~C0为0001; K1K0=10, A、B异或操作, C3~C0为0110; K1K0=11, A信号倒相操作,C3~C0为0101。 全NMOS结构ROM 五、异或门与同或门 （1）异或门： （2）同或门： T6、T7总是导通的： A B X 0 0 1 1 0 0 0 1 0 1 1 1 A,B=0,0时：T1,T2,T3,T4关，T5通，Vdd通过T7充电，X=1； A,B=1,0时：T1,T3关，T2,T4通，T5通，T7,T5,T4形成通路，X=0； A,B=0,1时：T1,T3通，T2,T4关，T5通，T7,T5,T3形成通路，X=0； A,B=1, 1时：T1,T2,T3,T4通，T5关，Vdd通过T7充电，X=1。 第三节 可编程逻辑器件 数字系统的组成部件 ASSP: Application-Specific-Standard-Product ASIC: Application-Specific-Integrated-Circuit PLD: Programmable Logic Device 可编程逻辑器件分类 互连特性：确定型和统计型 可编程特性 一次编程熔丝或逆熔丝 EPROM结构 EEPROM 、FLASH SRAM 结构的复杂程度 PLD、CPLD、FPGA PLA及其拓展结构 可编程逻辑阵列PLA也是典型的晶体管规则阵列结构，它采用两级ROM形式构造电路，其两级ROM阵列分别为“与平面”和“或平面”，这是源于大多数逻辑表达式采用“与-或”结构。 实际的PLA结构中，“与平面”并不是由“与门”阵列构成，同样的，“或平面”也不是“或门”阵列，其两个“平面”的组合是以“或非-或非”或者“与非-与非”，或者其他变形结构的阵列形式出现。 全NMOS结构ROM “与非-与非”阵列结构 “或非-或非”阵列结构 当用“或非-或非”结构PLA实现逻辑时必须输入取反、输出取反。 PLA设计方法： （1）把功能表转化成表达式，并把原表达式中的最小项归并简化。 功能表 0 0 1