[信息与通信]第5章半导体存储器.ppt

图5.7 Intel 2164A内部结构示意图 图中64 K存储体由4个128×128的存储矩阵组成，每个128×128的存储矩阵，由7条行地址线和7条列地址线进行选择，在芯片内部经地址译码后可分别选择128行和128列。锁存在行地址锁存器中的七位行地址RA6～RA0同时加到4个存储矩阵上，在每个存储矩阵中都选中一行，则共有512个存储电路可被选中，它们存放的信息被选通至512个读出放大器，经过鉴别后锁存或重写。锁存在列地址锁存器中的七位列地址CA6～CA0(相当于地址总线的A14～A8)，在每个存储矩阵中选中一列，然后经过4选1的I/O门控电路(由RA7、CA7控制)选中一个单元，对该单元进行读写。2164A数据的读出和写入是分开的，由WE信号控制读写。当WE为高时，实现读出，即所选中单元的内容经过三态输出缓冲器在DOUT脚读出。而WE当为低电平时，实现写入，DIN引脚上的信号经输入三态缓冲器对选中单元进行写入。2164A没有片选信号，实际上用行选RAS、列选CAS信号作为片选信号。 3. 高集成度DRAM 由于微型计算机内存的实际配置已从640 KB发展到高达16 MB甚至256 MB，因此要求配套的DRAM集成度也越来越高，容量为1 M×1 bit，1 M×4 bit，4 M×1 bit以及更高集成度的存储器芯片已大量使用。通常，把这些芯片放在内存条上，用户只需把内存条插到系统板上提供的存储条插座上即可使用。例如，有256 K×8 bit，1 M×8 bit，256 K×9 bit，1 M×9 bit(9位时有一位为奇偶校验位)及更高集成度的存储条。 图5.8是采用HYM59256A的存储条，图中给出了引脚和方块图，其中A8～A0为地址输入线，DQ7～DQ0为双向数据图5.8 256 K×9 bit存储条线，PD为奇偶校验数据输入，PCAS为奇偶校验的地址选通信号，PQ为奇偶校验数据输出，WE为读写控制信号，RAS、CAS为行、列地址选通信号，VDD为电源(+5V)，Vss为地线。30个引脚定义是存储条通用标准。 另外，还有1 M×8 bit的内存条，HYM58100由1 M×1 bit的8片DRAM组成，也可由1 M×4 bit DRAM 2片组成，更高集成度的内存条请参阅存储器手册。 图5.8 256 K×9 bit存储条 5.3 只读存储器(ROM) 5.3.1 掩膜ROM 掩膜ROM制成后，用户不能修改，图5.9为一个简单的4×4位MOS管ROM，采用单译码结构。两位地址线A1、A0译码后可译出四种状态，输出4条选择线，分别选中4个单元，每个单元有4位输出。 图5.9 掩膜ROM电路原理图 在图中所示的矩阵中，行和列的交点，有的连有管子，有的没有，这是工厂根据用户提供的程序对芯片图形(掩膜)进行二次光刻所决定的，所以称为掩膜ROM。若地址线A1A0=00，则选中0号单元，即字线0为高电平，若有管子与其相连(如位线2和0)，其相应的MOS管导通，位线输出为0，而位线1和3没有管子与字线相连，则输出为1。故存储器的内容取决于制造工艺，图4.9存储矩阵的内容如表5-1所示。 表5-1 掩膜ROM存储矩阵的内容 位 单元 D3 D2 D1 D0 0 1 0 1 0 1 1 1 0 1 2 0 1 0 1 3 0 1 1 0 5.3.2 可擦可编程只读存储器(EPROM) 在某些应用中，程序需要经常修改，因此能够重复擦写的EPROM被广泛应用。这种存储器利用编程器写入后，信息可长久保持，因此可作为只读存储器。当其内容需要变更时，可利用擦除器(由紫外线灯照射)将其擦除，各单位内容复原为FFH，再根据需要利用EPROM编程器编程，因此这种芯片可反复使用。 1. EPROM的存储单元电路 通常EPROM存储电路是利用浮栅MOS管构成的，又称FAMOS管(Floating gate Avalanche Injection Metal-Oxide-Semiconductor，即浮栅雪崩注入MOS管)，其构造如图5.10(a)所示。 图5.10 浮栅MOS EPROM存储电路 该电路和普通P沟道增强型MOS管相似，只是浮栅管的栅极没有引出端，而被SiO2绝缘层所包围，称为“浮栅”。在原始状态，该管栅极上没有电荷，没有导通沟道，D和S是不导通的。如果将源极和衬底接地，在衬底和漏极形成的PN结上加一个约24 V的反向电压，可导致雪崩击穿，产生许多高能量的电子，这些电子比较容易越过绝缘薄层进入浮栅。注入浮栅的电子数量由所加电