EDA设计基础-第10讲.docVIP

下面我们进行第 10 章的内容，这章内容的包括：设计优化、时序分析、模块化设计方法三个部分。 设计优化在 FPGA的设计过程中，必须采用与其结构相适应的优化技术，才能有效的发挥FPGA芯片的能力；所谓设计优化，就是在设计没有达到用户的要求情况下，对其进行的一些改进，以便满足设计的最初的技术条件的要求。 设计优化优化的前提：用户根据设计的选定的器件类型、速度等级和封装，对设计做合理而完备的约束和设置，对设计做初始的编译。如果设计能够成功的适配在所指定的器件中，而且所有时序报告满足用户的约束条件，一般就没有必要对设计再进行优化，所以达到了技术的要求，按照约束和一些设置的条件，达到了要求，就不一定再进行优化。 设计的优化如果设计由于资源的问题不能成功实现到指定器件中，或在设计可以布局布线到目标器件中，但是时序性能不能满足用户的需求，就必须对设计进行面积或时序性能方面的优化，以使用户设计能够放到目标器件中去，或者性能满足用户的需求。如果放不到指定的器件中，资源占用的要求比较多，想办法以面积为主进行优化，如果是放得进去，适配到目标器件没有问题，但是时序的性能不能满足，以时序性能作为优化的要求进行优化。那么最坏的情况经过用户的最大努力，设计时钟不能满足面积或性能要求，用户需要进行设计优化，查找不合理的之处、改变设计思路。采用其他系统结构。重新考虑其目标器件，选择更大和更多的逻辑资源器件，或者选择速度等级更高的器件。放不进去了 ,只有再选资源多的或者速度档次高的器件看看能不能满足要求。 设计的优化设计的优化要做这么几件事情：一、理解整个的设计对自己的设计有正确的理解。二、对设计进行约束和设置；三、优化资源的利用；四、输入输出的时序的优化；五、速度的优化；六、编译效果的优化；七、缩短编译和测试时间。 设计的优化一般流程，刚才提到的这几点实际上是设计优化的流程，首先包括了解设计的特点，在了解设计特点的基础上添加设计约束，对设计进行编译，得到编译结果以后，再分析各个编译的报告，然后针对这些编译报告做资源利用的优化， I/O时序的优化和速度优化，和主要是这几个方面的优化，下面针对流程的各个部分我们看一下。 理解整个设计只有深入的理解所要做整个的设计，才能对其进行优化；那么设计有与不同人来做有不同的之处的，不同设计人员的理解，他的编写的设计一些习惯，设计和性能需求要求之间的问题，还有设计结构，外围电路和芯片、所选的器件都会有所不同，每个的设计都有独特的地方对设计进行优化时，充分理解性能和特点的需求，比如性能成本开发周期。 理解整个设计那么对整个设计的理解还包括了对系统时序的理解，比如内部的时钟的问题，有系统的时钟，模块的时钟，还有时钟所驱动的域到底负责哪一个目标器件的部分，另外时钟的来来源，有锁相环的，全局网络来的，除了内部时钟问题，还有时序的路径，是单周期路径，还是多周期路径，还有不必关心时序关系的路径啊，因为时序的优化是比较主要的问题，所以对于时钟的来源采用什么时钟，和时序的路径要有所了解。 对设计进行约束和设置那么在理解整个的设计的基础上，对设计进行约束和条件的设置，对设计进行设置约束目的是进行编译以后，可以对编译的结果对设计进行分析，找到设计中的真正瓶颈，从而有效的引导后续的优化过程。主要的芯片厂商 Altera、Xilinx等厂商的开发的工具以及其他厂商的EDA软件都可以进行各种设计的约束设定，包括时序约束，可以根据系统的需求，外围芯片的时序特性，PCB走线情况设置FPGA需要满足的建立时间、保持时间、时钟到输出延时、传输延时等时序约束。对每个的时钟信号有可以进行约束，对关键的路径的时序进行约束等等，这是时序约束。另外是引脚位置的约束，尤其在 PCB板做好的情况下，你的目标的器件的输出一定对引脚进行位置约束。区域约束，希望某一部分的FPGA逻辑放在部位可以做区域约束。另外呢，在你优化中间或者在设计过程中采用的各种软件的操作选项的设置，比如优化的目标器件：用什么样的 FPGA，它的速度，资源是什么，还有软件的工作模式，是以速度最优进行优化还是以时序为主，以面积为主进行优化，所以在理解设计上对设计进行约束和条件的设置。 对编译报告的查看和分析那么有了约束和设置以后，在编译以后对编译产生的报告进行查看和分析，对编译的报告进行查看分析，设置的每次编译完成以后，都可以通过对查看编译报告来了解设计和编译中的细节，确定设计的问题和瓶颈所在。这个包括了解设计的资源使用情况，以及在后续的设计优化中合理的分配和使用资源，查看并分析时序报告，判断各种时序的关系和系统运行速度等指标是否满足了设计的需求；以便对不满足要求的部分进行修改和优化。所以这也是一个反复的过程，有一些能够通过修改约束和设置来满足，通过报