TDI-CMOS成像系统测试与优化.pptVIP

TDI-CMOS成像系统测试与优化 李林 2013.3. 目录 板级测试阶段小结（测试问题与改进） 改进的导轨机械装置 目录 板级测试阶段小结（测试问题与改进） 改进的导轨机械装置 测试小结 在PCB板设计中，多电源电压、混合信号的输入和采集、高频时钟信号等的存在会对PCB电路板的信号完整性（SI）和电磁兼容性（EMC）等造成极大地影响，如产生信号反射、信号延时、时序错误、电平门限错误、过冲和下冲、串扰、电磁干扰（EMI）等。 本次测试中除Connection板采用两层版工艺外，其余全部采用四层板工艺，四层板一般能保证良好的EMC和其他电气性能。 CHIP_A Connect Basic QVGA CHIP_B Connect Basic QVGA CHIP_C 测试小结 测试问题 测试问题—电源 测试改进—电源 测试问题—信号 测试改进—信号 测试问题—测试方式 测试方式—测试方式 目录 板级测试阶段小结（测试问题与改进） 改进的导轨机械装置 当前测试系统 系统瓶颈 系统瓶颈 系统瓶颈 结论 芯片主时钟决定渡越时间，由于导轨速度受限，故当前成像系统芯片不能拉到正常的40MHz成像，只能在拉低频率下测试芯片成像功能正常 芯片主时钟拉高恢复正常40MHz会同时要求导轨速度增