[理学]EDA技术_项目3_数据选择器电路设计08.ppt

教学内容： 数据选择器电路VHDL程序设计（1）——库使用与实体描述部分。 目的： ⑴能正确分析任务要求，拟制数据选择器电路的引脚功能图； ⑵能使用VHDL基本语句设计数据选择器电路程序中的库使用与实体部分。 项目工作要求： 请根据要求在EDA实验箱上设计四选一数据选择器电路，要求： ⑴使用EDA实验箱上开关设置模块的K4、K3、K2、K1开关作为四选一数据选择器的4个输入，K8、K7开关作为四选一数据选择器的两个选择控制端。实验箱上输出指示模块中的OUT1红色LED（发光二极管）作为四选一数据选择器的输出。 ⑵进行功能仿真。 二、项目资讯 1、基于FPGA和EDA软件的数字电路设计方法与工作流程。 2、数据选择器的工作原理。 3、使用VHDL设计数据选择器的方法。 4、VHDL相关语法知识。 数据选择器工作原理 数据选择器是从多路输入数据中选择一路，送到数据总线上的电路，它的作用类似于一个单刀多掷开关，其示意图，如下图所示。 4选1数据选择器逻辑图 数据选择器的引脚功能图 (2)常用程序包 STANDARD程序包（在所有VHDL程序的开头隐含，不需写出） STD_LOGIC_1164程序包 STD_LOGIC_UNSIGNED程序包 STD_LOGIC_SIGNED程序包 2）STD 库（默认库） 库中程序包为：standard， 定义最基本的数据类型： Bit，bit_vector ，Boolean， Integer，Real，and Time 注：Type Bit 2 logic value system (‘0’, ‘1’) 3）面向ASIC的库 4）WORK库（默认库） 5）用户定义库 INOUT为输入输出双向端口，即从端口内部看，可以对端口进行赋值，即输出数据。也可以从此端口读入数据，即输入。BUFFER为缓冲端口，功能与INOUT类似，区别在于当需要读入数据时，只允许内部回读内部产生的输出信号，即反馈。举个例子，设计一个计数器的时候可以将输出的计数信号定义为BUFFER，这样回读输出信号可以做下一计数值的初始值； buffer顾名思义就是缓存，它是作为输出使用的，因为在模块内，是不可以将输出赋值给其他信号的，例如定义b: out std_logic;我们现在要将b赋值给信号a，就会出错，但是如果b的类型为buffer就可以执行操作； 指端口上流动的数据的表达格式。为预先定 义好的数据类型。 常用的数据类型有：bit、bit_vector、integer、 std_logic、std_logic_vector 等。 例： entity nand2 is entity m81 is port ( port( a,b:in bit; a:in bit_vector(7 downto 0); z: out bit sel:in bit_vector(2 downto 0); ) ; b:out bit); end entity nand2; end entity m81; （3）数据类型： VHDL是一种强数据类型语言。 要求设计实体中的每一个常数、信号、变量、 函数以及设定的各种参量都必须具有确定的数据类 型，并且相同数据类型的量才能互相传递和作用。 又分为： ? 预定义数据类型、 ? 用户自定义数据类型 （1）VHDL的预定义数据类型 1）布尔量（boolean） 布尔量具有两种状态：false 和 true 常用于逻辑函数，如相等（=）、比较（） 等中作逻辑比较。 如，bit 值转化成boolean 值： boolean_var := (bit_var = ‘1’); 2）位（bit） bit 表示一位的信号值。 放在单引号中，如 ‘0’ 或 ‘1’。 3）位矢量 （bit_vector） bit_vector 是用双引号括起来的一组位数据。 如： “001100” X“00B10B” 4）字符（character） 用单引号将字符括起来。 variable character_var : character; ... ... Character_var : = ‘A’; 5）整数（integer） integer 表示所有正的和负的整数。硬件实现时， 利用32位的位矢