[工学]数字电子技术基础 第10章.ppt

architecture behave of tri_gate is begin process(E,D) begin if(E=1) then Y=D; else Y=Z; end if; end process; end behave; 图10.6.9 三态门的逻辑符号 图10.6.10　三态门电路的仿真波形 10.6.2　时序电路的描述 　　1.时钟和复位信号的描述 　　1）时钟信号的描述 　　时序电路总是在时钟的有效边沿或有效电平到达时才改变其状态，因此时钟信号有边沿触发和电平触发两种形式。 　　（1）边沿触发时钟的描述如下： 　　　　　　process（clk） 　　　　　　begin 　　　　　　　　if(clk′event　and 　clk=′1′)then 　　　　　　　　　语句； 　　　　　　　　endif; 　　　　　　end　process; 　　以上(clk′eventand clk=′1′)为时钟边沿表达式，clk′event表示clk信号发生变化，变化后的结果clk=′1′表示时钟上升沿有效。 　　也可以用waituntil语句来描述时钟上升沿： 　　　　　process 　　　　　begin 　　　　　　wait untilclk