(数字电路分析与设计)第4章组合逻辑电路.ppt

北京理工大学 信息科学学院 第4章 组合逻辑电路 §4.1 概述 §4.2 常用数字集成组合逻辑电路 4.2.1 编码器 优先级编码器的级联 4.2.2 译码器 2.二—十进制译码器 3.显示译码器 4.2.3 加法器 4.2.4 数值比较器 4.2.5 数据选择器和数据分配器 作业1：4-5，4-7，4-10，4-12，4-13，4-14的(1) （2）BCD-七段显示译码器——74LS248 四位输入和七段输出均为高电平有效。 器件内部已有限流电阻，无需外接限流电阻。 灯测试输入端LT，低电平有效。 灭零输入端IBR，低电平有效。 灭灯输入端IB，低电平有效。优先级最高。 灭零输出端YBR，低电平有效。与IB共用一个端子。 只有在要灭零显示的时候，输出端YBR才有效。 IB/YBR端只在不被输入低电平时，它才作为输出端。 IB IBR YBR IB YBR U IB/YBR作为输入端时，只能被外电路主动驱动为低电平，不能被外电路主动驱动为高电平。当此输入端悬空时，即被认为是输入高电平。 1.半加器 首先讨论一位二进制数加法器——半加器和全加器，在此基础上再讨论多位加法器。 2.全加器 由于半加器的和为： 所以全加器的和为： 全加器的进位为： 全加器的“和”与“进位”： 3.超前进位加法器 本位的加数和被加数全为“1”。 本位的加数、被加数中有一个为“1”，且低位的进位信号为“1”。 本位的全加和为： 进位比较 运算快 运算慢 【例4.5】试用超前进位加法器74LS283设计一个代码转换电路，将余3码转换成8421BCD码。 【例4.6】试用超前进位加法器74LS283设计一个实现四位二进制数加/减法电路。 M =1时为减法操作。 M =0时为加法操作。 1.一位数值比较器 2.多位数值比较器 比较两个四位二进制数A3 A2 A1 A0和B3 B2 B1 B0的大小。 三个级联输入端：“ab”、“a=b”、“ab”。 三个输出端：“AB”、“A=B”、“AB”。 当A小于B时“AB”为1，当A等于B时“A=B”为“1”，当A大于B时“AB”为“1”。 “a=b”的优先级要高于“ab”和“ab”。 当M=L（M⊙L=1）时，表示A=B。 【例4.7】用74LS85构成五位二进制数比较电路。 1.数据选择器 数据选择器又称多路选择器或多路开关（MUX），其基本功能是：在n个选择输入信号的控制下，从2n个输入数据信号中选择一个，并将其送到一个公共输出端。 n=2时： 双4选1数据选择器74LS153 * 数字电路——分析与设计 第4章 组合逻辑电路 逻辑电路按其功能的不同可分为两大类，一类称为组合逻辑电路，一类称为时序逻辑电路。本章介绍组合逻辑电路。 1.逻辑功能的特点 所谓组合逻辑电路，是指该电路在任一时刻输出信号的稳态值，仅取决于该时刻的输入信号，而与此信号输入前电路所处的状态无关。组合电路不具有记忆功能。 输入信号A、B、C。 输出信号Y。 2.电路结构的特点 n个输入变量 X1，X2，……，Xn。 m个输出变量（函数） Y1，Y2，……，Ym 。 n变量的逻辑函数最多有： 用二进制代码表示特定信息的过程称为编码。实现编码的电路叫编码器。 1.二进制编码器 二进制编码器的输入是n个表示数字、字符或算符的信息，即表征这些信息的高、低电平，输出则是m位相应的二进制代码。所以应有：n≤2m。 常用组合逻辑电路都属于中规模集成电路，对中规模电路的要求重点是掌握它们的功能表。 4-2 线编码器 4个输入端，2个输出端。 输入信号X3、X2、X1、X0高有效。 输出信号Y2、Y1高有效。 输入信号X3、X2、X1、X0在任何时刻都只能有一个有效。 4-2 线编码器 这还不是真正意义上的真值表 画出Y2、Y1的K图如下： 无输入信号X0。 在输入信号X3、X2、X1均无效时X0有效。 2.8421BCD码编码器 把0、1、2、3、4、5、6、7、8、9看成逻辑变量。 无0输入信号。 输入逻辑变量0、1、2、3、4、5、6、7、8、9低电平有效。 在输入信号1、2、3、4、5、6、7、8、9均无效时0有效。 3.优先码编码器 优先编码器允许多个输入信号同时有效，但它只对优先级最高的有效输入信号编码，对级别较低的有效输入信号则不予理睬。 ST为选通信号，低电平有效。ST =0，允许74LS148工作，ST =1，不允许74LS148工作。 I0～I7为输入信号，低电平有效。I7 优先级最高， I0优先级最低。 Y2～Y0为输出信号，低电平有效。Y2为最高有效位， Y0为最低有效位。 运用反演定律： YEX指示本