EDA与数字系统设计报告数字秒表精选.docx

EDA与数字系统设计报告书（2016 ~ 2017 第二学期）设 计 题 目： 数字秒表 日期 7月 3日目 录1 EDA实验内容…………………………………………………………..31.1实验一：QuartusII使用练习 ……………………………………………31.2实验二：图形设计3-8译码器………………………………………..111.3实验三：用74161和与非门来实现十进制计数器………………...121.4实验四：六十进制加法计数器……………………………………….131.5实验五：完成扫描显示实验……………………………………………131.6实验六：自主完成一个数字系统设计………………………………142数字秒表设计要求及说明…………………………………………………152.1要求……………………………………………………………………152.2补充说明……………………………………………………………….153 数字秒表的设计…………………………………………………………. 173.1计数器……………………………………………………………………173.1.1六十进制加法计数器…………………………………………………203.1.2一百进制加法计数器…………………………………………………203.1.3六十进制减法计数器………………………………………………213.1.4一百进制减法计数器………………………………………………223.1.5三进制减法计数器………………………………………………243.1.6各个计数器之间的进制关系……………………………………..243.2功能设计…………………………………………………………….253.2.1保持功能的设计……………………………………………………253.2.2复位功能的设计…………………………………………………….253.2.3功能选项之间切换……………………………………………….263.2.3分频设计………………………………………………………………264数字秒表的实现……………………………………………………….……274.1数字秒表的整体电路图…………………………………………………274.2秒表的实现结果截图…………………………………………………….285结论………………………………………………………………………...291 EDA实验内容实验一：QuartusII使用练习完成一个简单门电路的图形设计输入、编译、仿真、管脚分配、下载，实验验证。电路原理图电路生成的模块元件新建工程设置存储路径以及文件名选择芯片完成工程建立在元件库中取器件命名输入以及输出引脚点击编译按钮编译结果仿真并新建文件插入引脚点击设置时序逻辑点击仿真并查看波形分配管脚设置无用引脚为三态门点击编程下载设置下载方式连接器件点击下载，下载后进度条为蓝紫色，显示100%1.2实验二：图形设计3-8译码器 目的：了解3-8译码器的原理，用与门来实现3-8译码器，进一步使用Quartus II。原理图的设计封装好的3线8线译码器1.3实验三：同步十进制计数器目的：了解74161的工作原理，利用74161和与非门如何实现计数器。注意实验板各种时钟的用法。实验四：60进制加法计数器十进制计数器原理图1.4实验四：六十进制计数器目的：了解74160，74161的工作原理，学会用74160、74161和与非门实现60进制计数器的方法。六十进制计数器的原理图封装好的六十进制与十进制元器件 1.5实验五：扫描数码管的使用目的：了解数码管的扫描显示原理，学会使用74160，74161，74138，7448来设计显示电路。注意计数时钟频率和扫描时钟频率的关系，扫描时钟频率对显示的影响。扫描电路部分的设计显示部分的设计设计采用了74160的十进制计数器进行显示1.6实验六：设计一个电路，用两个数码管显示0112的十二进制计数，两个数码管显示0059的六十进制计数。目的：进一步了解多位数码管的扫描显示原理，自己设计12进制和60进制。了解用Verilog HDL设计8选1数字选择器的方法。设计显示电路。扫描电路的原理图2数字秒表设计要求及说明2.1要求设计用于体育比赛用的数字秒表，要求(1)计时精度应大于1/100S，计时器能显示1/100S的时间，提供给计时器内部定时的时钟脉冲频率应大于100Hz，这里选用1kHz。（实验板中有40kHz信号，通过40分频得到1kHz，再经过10分频后得到100Hz。）(2)计时器的最长计时时间为1小时，为此需要一个6位的显示器，显示的最长时间为59分59.99秒。 （3）具有3分钟倒计时功能。设置有复位、起/停开关、倒计时开关复位开关用来使计时器清零，并作好计时准备。(2)起/停开关的使用方法与传统的机械式计时器相同，即