八路数字抢答器设计报告精选.docx

《电路仿真技术》考试报告班级学号 姓名 成绩题目：八路数字抢答器设计要求：⑴抢答器同时提供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。⑵用数码管显示抢答组号码，无人抢答数码管显示0。⑶主持人按下开始键后，参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，数码管上显示选手的编号，并保持到主持人将系统清除为止。⑷如果定时时间已到（亮红灯显示），无人抢答，本次抢答无效，禁止抢答。(5)定时脉冲可以用555（单稳态）产生，时基可调一、 工作原理及框图：图 1-1二、单元电路设计：单元电路包括脉冲产生电路、优先编码电路、主控制电路、定时器电路、译码显示电路、锁存报警电路等部分。时钟信号产生电路用 555 产生频率为 100Hz 的方波因为：T1=0.7(R1+Rw)C1 ，T1=0.7RwC1，T=T1+T2=0.7(R1+2Rw)C1＝0.7[10+2(0~100)]*10-4=(0.0007~0.0147)s所以，调整 Rw 电阻，可以得到周期 0.01s，即 100Hz 的方波。图 2-1b) 用 74LS192 产生 1Hz 计时信号：74LS192 是双时钟方式的十进制可逆计数器CPU 为加计数时钟输入端，CPD 为减计数时钟输入端。LD 为预置输入控制端，异步预置。CR 为复位输入端，高电平有效，异步清除。CO 为进位输出：1001 状态后负脉冲输出，BO 为借位输出：0000 状态后负脉冲输出。利用两个 74LS192 对 100Hz 信号分频，得到 1Hz 计时脉冲。主控制电路由74LS148优先编码器、74LS279锁存器（4组R-S触发器），译码显示电路组成。主要完成的功能是：分辨选手拨动开关的先后，在显示器上显示第一时间抢答的选手的编号，同时对显示。工作的过程：当主持人开关J3闭合，即为低电平时，4组RS触发器4个输入端均为0，此时触发器处于置0状态。使得CD4511的BI端为0，显示器处于“灭0”的状态，没有任何数字显示，报警发光二极管的正向端为0，发光二极管不亮。同时74LS148的EI端为0，编码器处于待命状态。当主持人开关J3断开，即为1时抢答开始。此时4组RS触发器的4个输入端R均为1，当有选手第一时间按下开关（比如5号），74LS148的输入端D5为0，经编码器输出端A2A1A0=010，使能端GS=0，再经过RS触发器使得74LS148输入端CBA=101，再经过译码显示为“5”。同时74LS148的GS端经RS触发器后，使得CD4511的BI端为1，它的作用是：第一，译码器CD4511正常工作，显示选手的编号；第二，发光二极管的正向端为1，发光二极管，表示有选手抢答成功；第三，74LS148的EI端变为1，编码器禁止编码，此时电路成功互锁，其他选手在拨动开关时，开关无效。其中74LS279锁存器每路R-S触发器有R和S两个输入和一个输出端Q。 当S输入低电平（0）时，输出Q为低电平（0）； 当S输入高电平（1）时，如果R输入低电平（0），则Q为高电平（1）； 当S输入高电平（1）时，如果R输入低电平（1），则Q保持不变。其真值表如图所示：图 2-37段显示译码器CD4511是输出高电平有效的译码器，74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态“灭0”输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态“灭0”输出（BI/RBO）端。其真值表如图所示：图 2-474LS148 是8 线-3 线优先编码器，共有 54/74148 和 54/74LS148 两种线路结构型式，将 8 条数据线(0-7)进行 3 线(4-2-1)二进制(八进制)优先编码，即对最高位数据线进行译码。利用选通端(EI)和输出选通端(EO)可进行八进制扩展。其真值表如图所示：图 2-5根据题目要求：选手动作：抢答。主持人动作：使能、清零和预置抢答时间。主控制电路图如下：图 2-63.计数器电路74LS192是双时钟方式的十进制可逆计数器。◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。◆ LD为预置输入控制端，异步预置。◆ CR为复位输入端，高电平有效，异步清除。◆ CO为进位输出：1001状态后负脉冲输出。◆ BO为借位输出：0000状态后负脉冲输出。其功能表如图所示：图 2-7计数器电路如图所示：图 2-84.计数器译码电路：图 2-9三、总电路：图3-1四、仿真结果主持人清零与使能：支持人可通过按 Space 键实现抢答的使能与清零。当主持人开关拨向清零端口，预置倒计时时间数码管显示30，抢答选手显示0，报警灯与抢答成功灯全灭。当主持人拨向使能端口，定时器开始倒计时，此时选手可以在规定的时间内抢