[信息与通信]EDA学习资料6.pdfVIP

下载本文档

3
0
约2.73千字
约 47页
2018-11-25 发布于浙江
举报
版权申诉

[信息与通信]EDA学习资料6.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

该文档均来自互联网,如果侵犯了您的个人权益,请联系我们将立即删除!

第6章实用状态机设计技术 6.1 Verilog状态机的一般形式 6.1.1 状态机的特点与优势（1）高效的顺序控制模型。（2 ）容易利用现成的EDA工具进行优化设计。（3 ）系统性能稳定。（4 ）设计实现效率高。（5）高速性能。（6）高可靠性能。 6.1 Verilog状态机的一般形式 6.1.2 Verilog状态机的一般结构 Mealy型信号输出方式信号输出方式 Moore型单过程描述结构上描述结构上多过程符号化表达方式上表达方式上确定状态编码顺序编码编码方式上编码方式上一位热码编码或其他编码 6.1 Verilog状态机的一般形式 6.1.2 Verilog状态机的一般结构 1. 说明部分 2. 主控时序过程 6.1 Verilog状态机的一般形式 6.1.2 Verilog状态机的一般结构 3. 主控组合过程 4. 辅助过程 6.1.2 Verilog状态机的一般结构 6.1 Verilog状态机的一般形式 6.1.2 Verilog状态机的一般结构 4. 辅助过程 6.1 Verilog状态机的一般形式 6.1.3 初始控制与表述（1）打开“状态机萃取”开关。（2 ）关于参数定义表述。（3 ）状态变量定义表述。 6.2 Moore型状态机设计 6.2.1 多过程结构型状态机 6.2 Moore型状态机设计 6.2.1 多过程结构型状态机 6.2 Moore型状态机设计 6.2.1 多过程结构型状态机 6.2 Moore型状态机设计 6.2.2 序列检测器及其状态机设计 6.2 Moore型状态机设计 6.2 Moore型状态机设计 6.2.2 序列检测器及其状态机设计 6.3 Mealy型状态机设计 6.3 Mealy型状态机设计 6.3 Mealy型状态机设计 6.3 Mealy型状态机设计 6.3 Mealy型状态机设计 6.3 Mealy型状态机设计 6.4 不同编码类型的状态机 6.4.1 直接输出型编码 6.4 不同编码类型的状态机 6.4.1 直接输出型编码 6.4 不同编码类型的状态机 6.4.1 直接输出型编码 6.4 不同编码类型的状态机 6.4.1 直接输出型编码 6.4.2 用宏定义语句定义状态编码 6.4 不同编码类型的状态机 6.4.2 用宏定义语句定义状态编码 6.4 不同编码类型的状态机 6.4.3 宏定义命令语句 6.4 不同编码类型的状态机 6.4.4 顺序编码 6.4 不同编码类型的状态机 6.4.5 一位热码编码 6.4 不同编码类型的状态机 6.4.6 状态编码设置