[信息与通信]第2章TMS320C54XDSP硬件结构.pptVIP

3．硬件定时器 ’C5402内含2个带预定标器的16位定时器(最多扩展至20位)，可通过编程设置特定的状态位实现停止、重启、复位或禁止等操作。定时/计数器在每一个时钟周期中减1，减至零则产生一个定时中断TINT(4CH)。 片上外设 ALU结构框图 运算部件 累加器A和B都可以配置成乘法器／加法器或ALU的目的寄存器，用来存放从ALU和乘／加单元输出的数据，同时，其运算结果也能输出到ALU或乘／加单元中。 此外，在执行MIN和MAX指令或者并行指令LD MAC时都要用到它们(一个累加器加载数据，另一个完成运算)。 累加器A和B都可分为三部分： 累加器A和B 运算部件 ? bit39-32称作累加器的保护位,用作计算时的数据位余量，以防止诸如自相关那样的迭代运算时溢出; Bit31-16称作累 加器的高位字，Bit15-0称作累加器的低位字。 AG AH AL 保护位 高阶位 低阶位 累加器A 39-32 31-16 15-0 AG AH AL 保护位 高阶位 低阶位 累加器B 39-32 31-16 15-0 累加器A和B的差别在于累加器A的高16位可以用作乘法器的一个输入,而累加器B不能。 运算部件 ??? ’C54xDSP桶形移位寄存器的任务是为输入的数据定标。有一个与累加器或数据总线(CB、DB)相连接的输入以及一个与ALU或EB总线相连接的输出，能将输入数据进行0-31位的左移和0-16位的右移。所移的位数由ST1中的移位数域(ASM)、被指定作为移位数寄存器的暂存器(TREG)或指令操作数决定。? 移存器的输入： （1）来自数据总线DB、CB的操作数（16位/32位） （2）来自累加器A、B中的数据（40位） ?移存器的输出： （1）至ALU的一个输入端 （2）至写数据总线EB 移位操作受控制位SXM、ASM的影响。 ????? 桶形移位寄存器 运算部件 MUX Sign control Barrel shifter (-16~31) MSW/LSM Write select EB15-EB0 CB15-CB0 DB15-DB0 Legend: A Accumulator A B Accumulator B C CB data bus D DB data bus T T register 16 16 C D A B 40 40 B A SXM TC(test bit) ALU 40 16 CSSU T:-16 through 31 range ASM(4-0):-16 through 15 range Instruction register immediate:-16 Through 15 or 0 through 15 range 桶形移位寄存器结构框图 运算部件 40位的桶形移位寄存器功能任务是： （1）在ALU运算前，对来自数据存储器的操作数或者累加器的值进行定标。 （2）对累加器的值进行算术或逻辑移位。 （3）对累加器进行归一化处理。 （4）对累加器存储到数据存储器的值送走之前进行定标。 运算部件 乘法/加法器由乘法器、加法器、带符号/无符号输入控制、小数控制、零检测器、舍入器、溢出/饱和逻辑电路和暂存寄存器TREG组成。 ??? ?乘法器的一个输入端X的数据可从来自暂存寄存器T、累加器A的32—16位以及数据总线DB传过来的数据存储器操作数中选择； ???? ?乘法器的另—个输入端Y的数据则可从来自程序总线PB传过来的程序存储器操作数、DB总线和CB总线传过来的数据存储器操作数以及累加器A的32—16位中选择。 ??? ? 17X17乘法器的输出接至加法器的一个输入端。 ?? 两个乘数X和Y分别与三条总线PB、DB、CB相连。因此可以进行流水线操作。 乘法/加法器 运算部件 硬件乘法/加法器结构框图 运算部件 40位加法器的一个加数来自硬件乘法器积的输出，另一个加数则来自累加器A或累加器B，—般在—个流水线周期内可以完成一次乘法累加运算。 加法器的输出通过零检测器、舍入器(2的补码)、溢出/饱和逻辑电路，送给工作状态寄存器，以方便判断运算结果的正确性。最后，运算结果送入两个目的累加器，A还是B，由所选择的运算指令决定。 运算部件 比较、选择和存储单元（CSSU）完成累加器的高位字和低位字之间的最大值比较，即选择累加器中较大的字并存储在数据存储器中，不改变状态寄存器ST0中的测试/控制位和传送寄存器（TRN）的值。