第二章VHDL语言应用基础1(基本结构和数据类型).pptVIP

练 习 1、编写包含全加器的结构体代码。 2、编写3输入与非门的结构体代码。 Full_adder a b c sum co and3 a b y c ARCHITECTURE example1 OF Full_adder IS BEGIN sum= a XOR b XOR c; c = (a AND b)OR(b AND c)OR(a AND c); END example1; ARCHITECTURE example2 OF and3 IS BEGIN y= a AND b AND c; END example2; 练 习 答 案 * 信号和变量的区别 信号 变量 赋值符号 = := 功能 电路的内部连接 内部数据交换 作用范围 全局，进程和进程之间的通信 进程的内部 行为 延迟一定时间后才赋值 立即赋值 信号、变量、常数对比 1、定义 Signal A: std_logic; Variable A: std_logic_vector(7 downto 0); Constant A: integer :=6 ; 2、赋值及赋值时刻 A = “1010”；（延时） A := “1010”; （立刻） 3、定义区域 信号：实体、结构体、程序包 变量：进程、子程序 常数：实体、结构体、程序包、块、进程、子程序 4、适用范围 信号：实体、结构体、程序包 变量：定义了变量的进程、子程序的顺序语句中 常数：视其定义的位置而定 若常数定义在实体中，适用范围是实体所对应的有结构体。 若常数定义在结构体中，适用范围就是本结构体。 现在来看一下例3－1中两个进程描述的语句。首先，由于信号A发生变化使进程语句开始执行。这样一来，仿真器对进程中的各语句自上至下的进行处理。 尽管D中先代入A值，后代入C值，在时间上有一个延时，但是在代入时由于不进行处理，因此仿真时认为是时间0值延时。因此D的最终值应为C。 结果： 这里D是变量。在执行“D:=A；”语句以后，A的值就被赋给D，所以X为B+A.此后又执行“D:=C;”,从而使Y为B+C。 所以，从这两个例题可以看出，信号量的值将进程语句最后所代入的值作为最终代入值。而变量的值一经赋值就变成新的值。这就是变量赋值和信号代入在操作上的区别。 执行结果为： x=c xor b, y=c xor b 执行结果为： x=c xor a, y=c xor b 二、Data Type 1. 标准定义的数据类型 不必用USE说明而直接使用。 1）Boolean(布尔量）：取值为FALSE和TRUE。 2）Character（字符）：使用时用单引号括起来，如：‘A’。注意：此时要分大小写，与‘a’不一样。 3）String（字符串）：使用时用双引号括起来，如： ‘‘ 111000101 ’’ 。 4）Integer（整数）：范围在-（231-1）～（231-1） 5）Real（实数）：范围在-1.0E+38 ～+ 1.0E+38 6）Bit(位):取值为0或1. 7）Time(时间):取值范围与整数一致,一般用于仿真。整数与单位之间至少留一个空格：5 sec 8）Bit_vector（位矢量）：基于BIT数据类型的数组。使用时必需注明宽度。 9）Natural（自然数）和Positive(正整数):是整数的一个子类型。 10）Severity level（错误等级）：用来设计系统的工作状态。有四种状态值：NOTE(注意)、WARNING(警告)、ERROR(错误)、FAILURE(失败)。 2. 用户自定义的数据类型 1）Enumeration Types（枚举类型）格式如下： TYPE 数据类型名 IS （枚举文字，枚举文字…）； 例如：TYPE color IS (red,green,yellow,blue); TYPE level IS (‘0’,’1’,’Z’); 2)Integer Types（整数类型）和 Real Types（实数类型）格式为： TYPE 数据类型名 IS RANGE 约束范围； 例如： TYPE int IS INTEGER RANGE -10 TO 10; 3)Array Types(数组类型）格式如下： TYPE 数据类型名 IS ARRAY（索引范围）OF类型名称 ； 例如:TYPE a IS ARRAY(integer0 TO 9)OF std_logic; 这种由用户做的数据类型定义是一种利用其它已定义的说明所进行的“假”定义，因此它不能进行逻辑综合。 3. IEEE预定义标准逻辑位与