[计算机硬件及网络]6_第6次课 C54x的片内外设.pptVIP

2003.2.16 DSP原理及应用 逻辑控制电路：由三个或门和一个与门组成。 定时器的工作过程： 【例】定时器自动装载定时。 第8章 TMS320C54x的硬件设计 ② 软件PLL的工作方式 通过软件编程，可以使软件PLL实现两种工作方式： ? PLL方式，即倍频方式。 芯片的工作频率等于输入时钟CLKIN乘以PLL的乘系数，共有31个乘系数，取值范围为0.25~15。 ? DIV方式，即分频方式。 对输入时钟CLKIN进行2分频或4分频。 第8章 TMS320C54x的硬件设计 ③ 软件PLL的乘系数 软件PLL的乘系数可通过PLLNDIV、PLLDIV和PLLMUL的不同组合确定。 0.5 0.25 PLLMUL+1 1 (PLLMUL+1)?2 PLLMUL?4 0~14 15 0~14 15 0或偶数 奇数 X X 0 0 1 1 0 0 1 1 1 1 PLL乘系数 PLLMUL PLLDIV PLLNDIV 第8章 TMS320C54x的硬件设计 ③ 软件PLL的乘系数 根据PLLNDIV、PLLDIV和PLLMUL的不同组合，软件PLL共有31个乘系数，分别为: 0.25、 0.5、 0.75、 1、 1.25、 1.5、 1.75、 2、 2.25、 2.5、 2.75、 3、 3.25、 3.5、 3.75、 4、 4.5、 5、 5.5、 6、 6.5、 7、 7.5、 8、 9、 10、 11、 12、 13、 14、 15。 第8章 TMS320C54x的硬件设计 ④ 复位时钟方式 当芯片复位后，时钟方式寄存器CLKMD的值是由3个外部引脚(CLKMD1、CLKMD2和CLKMD3)的状态设定，从而确定了芯片的时钟方式。 ’C5402复位时设置的时钟方式: 保留 —— 1 1 0 4分频(PLL无效) F000H 1 0 1 2分频(PLL无效) 0000H 1 1 1 PLL×1 F007H 0 1 1 PLL×2 1007H 0 0 1 PLL×5 4007H 0 1 0 PLL×10 9007H 1 0 0 PLL×15 E007H 0 0 0 时钟方式 CLKMD的复位值 CLKMD3 CLKMD2 CLKMD1 第8章 TMS320C54x的硬件设计 ④ 复位时钟方式 通常，DSP系统的程序需要从外部低速EPROM中调入，可以采用较低工作频率的复位时钟方式，待程序全部调入内部快速RAM后，再用软件重新设置CLKMD寄存器的值，使’C54x工作在较高的频率上。 例如，外部时钟频率为10MHz,CLKMD1~CLKMD3=111,时钟方式为2分频。 复位后,工作频率为10MHz÷2=5MHz。 用软件重新设置CLKMD寄存器，就可以改变DSP的工作频率,如设定CLKMD=9007H，则工作频率为10×10MHz=100MHz。 第8章 TMS320C54x的硬件设计 ⑤ 倍频切换 若要改变PLL的倍频，必须先将PLL的工作方式从倍频方式(PLL方式)切换到分频方式(DIV方式)，然后再切换到新的倍频方式。 实现倍频切换的步骤： 步骤1：复位PLLNDIV，选择DIV方式； 步骤2：检测PLL的状态，读PLLSTATUS位； 步骤3：根据所要切换的倍频，确定乘系数； 步骤4：由所需要的牵引时间，设置PLLCOUNT的当前值； 步骤5：设定CLKMD寄存器。 第8章 TMS320C54x的硬件设计 ⑤ 倍频切换 【例】 从某一倍频方式切换到PLL×1方式。 必须先从倍频方式切换到分频方式，然后再切换到PLL×1方式。 其程序如下： STM #00H，CLKMD Status：LDM CLKMD，A AND #01H，A BC Status，ANEQ STM #03EFH，CLKMD ；切换到DIV方式 ；测试PLLSTATUS位 ；若A≠0，则转移， ；表明还没有切换到DIV方式 ；若A=0，则顺序执行， ；已切换到DIV方式 STM #03EFH，CLKMD ；切换到PLL×1方式 注意：2分频与4分频之间也不能直接切换。