[计算机硬件及网络]MIPS处理器.docVIP

MIPS64?架构 MIPS64?架构刷新了64位MIPS-Based?嵌入式处理器的性能标准。它代表着下一代高性能MIPS?处理器的基础，并兼容MIPS32? 32位架构。MIPS架构拥有强大的指令集、从32位到64位的可扩展性、广泛可获得的软件开发工具以及众多MIPS科技公司授权厂商的支持，是领先的嵌入式架构。MIPS64架构是以前的MIPS IV? 和 MIPS V?指令集架构(ISA)的扩展集，整合了专门用于嵌入式应用的功能强大的新指令，以及以往在R4000? 和 R5000? MIPS 处理器中执行的已经验证的存储器管理和特权模式控制机制。通过整合强大的新功能、标准化特权模式指令、支持前代ISA，以及提供从MIPS32架构升级的路径，MIPS64架构为未来基于MIPS处理器的开发提供了一个坚实的高性能基础。 MIPS64架构基于一种固定长度的定期编码指令集，并采用导入/存储(load/store)数据模型。经改进，这种架构可支持高级语言的优化执行。其算术和逻辑运算采用三个操作数的形式，允许编译器优化复杂的表达式。此外，它还带有32个通用寄存器，让编译器能够通过保持对寄存器内数据的频繁存取进一步优化代码的生成性能。 这种架构从R4000 / R5000 类 处理器衍生出特权模式异常处理和存储器管理功能。它采用一组寄存器来反映缓存器、MMU、TLB及各个内核中实现的其它特权功能的配置。MIPS32架构的兼容模式让32位代码无需修改即可在MIPS64上运行。通过提供后向兼容性、对特权模式和存储器管理进行标准化，并经由配置寄存器提供信息，MIPS64架构能够使实时操作系统和应用代码同时被执行，并在MIPS32 和MIPS64处理器系列的各个产品之间复用。 高性能缓存器及存储器管理方案的灵活性仍继续成为MIPS架构的一大优势。MIPS64架构利用定义良好的缓存控制选项功能进一步扩展了这种优势。指令和数据缓存器的大小可以从256 byte到4Mbyte。数据缓存可采用回写或直写策略。无缓存也是可选配置。存储器管理机制可以采用TLB 或块地址转换 (BAT)策略。利用TLB，MIPS64架构可满足Windows CE 和Linux的存储器管理要求。 由于增加了数据流和断言操作(predicated operations)，可满足嵌入式市场不断增长的计算需求。条件数据移动和数据预取指令被标准化，以提高通信及多媒体应用的系统级数据吞吐量。 固定浮点DSP型指令可进一步增强多媒体处理能力。这些以前只有在某些64位MIPS处理器上才使用的指令，包括乘法(MUL)、乘加(MADD)、乘减(MSUB)和“前导计数(count leading) 0s/1s”，在处理音频、视频和多媒体等数据流时，无需在系统中增加额外的DSP硬件即可提供更高的性能。 功能强大的64位浮点寄存器和执行单元可加快某些任务的执行速度，比如一些DSP算法的处理、图形操作的实时计算。双单精度指令(Paired-Single instruction)在一个64位寄存器中装入了两个32位浮点操作数，从而实现单指令多数据操作(SIMD)。这种方法的执行速度是传统32位浮点单元的两倍。浮点操作可选择软件仿真。 MIPS64架构兼具32位和64位寻址模式，同时采用64位数据工作。这样一来，无需额外的存储器进行64位寻址就能获得64位数据的优势。为了便于从32位系列的移植，该架构还带有32位兼容模式，在这种模式中，所有寄存器和地址都是32位宽，MIPS32架构中出现的所有指令都被执行。  HYPERLINK /products/architectures/MIPS64/ \l summary 概况  HYPERLINK /products/architectures/MIPS64/ \l features 特性  HYPERLINK /products/architectures/MIPS64/ \l specifications 规格  HYPERLINK /products/architectures/MIPS64/ \l resources 资源 1991年，世界上第一个64位CPU面世 一个被强有力支持的软件生态系统逐渐形成并发展，可支持不同的市场领域 广泛用于多个市场――SOHO网络、办公室自动化、网络/电信基础设施等等 64位地址空间，可实现超大存储器系统 64位寄存器，可实现更大存储器带宽 无缝MIPS32?操作――无需在32位处理和64位处理之间进行模式切换 固定长度的32位指令，便于指令解码 32 x 64位通用寄存器文件；可选映像寄存器(shadow register)组 强大的导入/存储RISC指令集，包括采用大多