[计算机软件及应用]定点运算器的组成.ppt

2.2.4 基本的二进制加法/减法器 2.2.4 基本的二进制加法/减法器 2.2.4 基本的二进制加法/减法器 2.2.4 基本的二进制加法/减法器 全加器的表达式为： Si = Ai Bi Ci Ci+1 = AiBi + BiCi + AiCi 一位全加器内部逻辑图 2.2.4 基本的二进制加法/减法器 2.5 定点运算器的组成 运算器是数据的加工处理部件，是CPU的重要组成部分； 最基本的结构中包含：算术/逻辑运算单元、数据缓存寄存器、通用寄存器、多路转换器和数据总线等逻辑构件。 2.5.1 逻辑运算 计算机中除了进行加、减、乘、除等基本算术运算外，还可对两个或一个逻辑数进行逻辑运算。 所谓逻辑数是指不带符号的二进制数。利用逻辑运算可以进行两个数的比较，或者从某个数中选取某几位等操作。 主要有逻辑非（反）、逻辑加（或）、逻辑乘（与）、逻辑异或四种基本运算。 2.5.1 逻辑运算 逻辑运算特点：逻辑运算是按位进行的，位与位之间没有进位或借位的关系。 可用与门、或门、异或门、非门等实现。 1.逻辑非运算 逻辑非也称求反。对某数进行逻辑非运算,就是按位求它的反,常用变量上方加一横来表示。 　　设一个数ｘ表示成：x=x0x1x2…xn　 对ｘ求逻辑非,则有：　　 2.逻辑加（按位或） 可用或门实现，也可通过逻辑乘和逻辑非实现。 3.逻辑乘（按位与） 可用与门实现 4.逻辑异运算 对两数进行异就是按位求它们的模2和,所以逻辑异又称“按位加”,常用记号“⊕”表示。 2.5.2 多功能算术/逻辑运算单元 2.5.2 多功能算术/逻辑运算单元 1.基本思想 2.5.2 多功能算术/逻辑运算单元 2.逻辑表达式 2.5.2 多功能算术/逻辑运算单元 2.逻辑表达式 2.5.2 多功能算术/逻辑运算单元 2.逻辑表达式 2.5.2 多功能算术/逻辑运算单元 2.逻辑表达式 带符号数的移位操作 原码的移位规则 不论正数还是负数，在左移或右移时，符号位均不变，空出位一律以“0”补入 例：负数的原码移位前后结果为： 左移： 移位前有：1X1X2…Xn-1Xn 移位后有：1X2…Xn-1Xn0（若X1为1则溢出） 右移： 移位前有：1X1X2…Xn-1Xn 移位后有：10X1X2 …Xn-1（Xn丢失） 带符号数的移位操作 2. 补码的移位规则 ⑴正数 符号位不变，不论左移或右移，空出位一律以“0”补入。 ⑵负数 符号位不变，左移后的空出位补“0”，右移后的空出位补“1”。 左移：移位前有：1 X1 X2 … Xn-1 Xn 移位后有：1 X2 X3 … Xn 0 右移：移位前有：1 X1 X2 … Xn-1 Xn 移位后有：1 1 X1 … Xn-2 Xn-1 注意：机器数移位后总的位数不变！ 正逻辑：即高电平为“1”,低电平为“0”。 负逻辑：即高电平为“0”,低电平为“1”。 2.5.2 多功能算术/逻辑运算单元 2.5.2 多功能算术/逻辑运算单元 2.5.2 多功能算术/逻辑运算单元 　　设过程段 Si所需的时间为τi,缓冲寄存器的延时为τl,线性流水线的时钟周期定义为 τ＝max{τi}＋τl＝τm＋τl(2.44) 　　 故流水线处理的频率为 f＝1/τ。 2.流水线浮点加法器 从图2.17可以看出，浮点数加减法由0操作数检查、对阶操作、尾数操作、结果规格化及舍入处理共4步完成，因此流水线浮点加法器可由4个过程段组成。图2.18仅示出了除0操作数检查之外的3段流水线浮点加法器框图。 2.6 浮点运算方法和浮点运算器 [例29]上述演示中 ,(1)假设每个过程段所需的时间为：求阶差 τ1＝70ns,对阶 τ2＝60ns,相加τ3＝90ns,规格化 τ4＝80ns,缓冲寄存器L的延时为 tl＝10ns,求 4 级流水线加法器的加速比为多少？(2)如果每个过程段的时间相同,即都为75ns,(包括缓冲寄存器时间),加速比是多少？ [解:] (1)加法器的流水线时钟周期至少为 τ＝90ns＋10ns＝100ns 如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为 τ1＋τ2＋τ3＋τ4 ＝300ns 因此,4级流水线加法器的加速比为 Ck＝300/100＝3 (2) 当每个过程段的时间都是75ns时,加速比为 Ck＝300/75＝4 2.6 浮点运算方法和浮点