[计算机软件及应用]时序逻辑电路.pptVIP

作业 P173 1. 试确定该计数器是模几计数器？ 画出其状态迁移图. 画出对应状态迁移图的状态表. 由卡诺图定出的次态方程. 如果用三个JK触发器实现，试确定其激励方程. 画出电路图。 自启动：当电源合上以后，电路能否进入所选用的状态之中的任一状态。 自校正：计数器在工作时由于干扰使状态离开正常计数序列后，经过若干节拍能自动返回正常计数序列的能力。 图 6-35 74LS161 采用反馈预置法组成十进制计数器 (a) 前 10 个状态； (b) 后10 个状态； (c) 中间 10 个状态 例 10 用74LS161及少量与非门组成由00011000，M=24 的计数器。  因为M=2416，所以必须用两片级联而成。运用反馈预置法可得电路如图 6 - 37所示。 图 6 – 37 用 74LS161 组成二十四进制计数器 3. 十进制可逆集成计数器74LS192 图 6 – 38 74LS192符号 十进制可逆集成器74LS192具有以下特点： (1) 该器件为双时钟工作方式，上升沿触发，采用8421BCD码计数。 (2) Cr为异步清 0 端，高电平有效。 (3) LD为异步预置控制端，低电平有效。 (4) 进位输出和借位输出是分开的。  OＣ是进位输出，加法计数时，进入1001状态后有负脉冲输出。  OB为借位输出，减法计数时，进入0000 状态后有负脉冲输出。 4. 二进制可逆集成计数器74LS169  74LS169 是同步、可预置四位二进制可逆计数器，其传统逻辑符号如图6-39 所示，功能表如表 6 -19 所示。 图 6 = 39 74LS169逻辑符号 74LS169 的特点如下： (1) 该器件为加减控制型的可逆计数器。模为16，时钟上升沿触发。 (2) LD为同步预置控制端，低电平有效。 (3) 没有清 0 端，因此清 0 靠预置来实现。 (4) 进位和借位输出都从同一输出端OC输出。当加 法计数进入 1111 后，OC端有负脉冲输出，当减法计数进入 0000后， OC端有负脉冲输出。输出的负脉冲与时钟上升沿 同步，宽度为一个时钟周期。 (5) P、T为计数允许端，低电平有效。 例 11 分别用74LS192 和74LS169实现模 6 加法计数器和模 6 减法计数器。  解 (1) 用 74LS192 实现模 6 加、减计数器。由于 74LS192 为异步预置， 最大计数值N=10，因此，加计数时预置值3，减计数时，预置值6。 (2) 用74LS169 实现模 6 加、减计数器。由74LS169 为同步置数，最大计数值N=16, 因此，加计数时预置值10=(1010)2，减计数时预置值5=(0101) 2。 则状态分配后的状态表如表 6 - 5 所示。 表 6 – 5 例 5 状态分配后的状态表 (4) 确定激励方程和输出方程。 图 6 – 8 例 3 激励方程、输出方程的确定 0 0 0 1 0 0 1 1 1 x 1 Q 2 Q n 00 01 11 10 0 ( a ) 1 n 0 0 1 0 0 0 1 1 1 x 1 Q 2 Q n 00 01 11 10 0 ( b ) 1 n 0 0 0 0 0 0 1 0 1 x 1 Q 2 Q n 00 01 11 10 0 ( c ) 1 n 2 1 ___ 2 1 2 Q xQ Q x Q n n n n + = + 1 ___ 1 2 1 1 xQ Q xQ Q n n n n + = + (5) 画出逻辑图。 图 6 – 9 例 3 逻辑图 例6 用JK触发器设计一个8421BCD码加法计数器。 解 该题的题意中即明确有10个状态，且是按 8421BCD加法规律进行状态迁移，因为 231024，所以需要四级触发器，由状态表做出每一级触发器的卡诺图。 J4 J3 J2 由此得各触发器的激励函数为 由激励方程得逻辑图。 图 6 – 16 8421BCD码加法计数器逻辑图 1 J C 1 1 K CP “1” R d Q 1 1 J C 1 1 K R d 1 J C 1 1 K R d 1 J C 1 1 K R d 复位 Q 3 Q 2 Q 4 z Q 1 Q 2 Q 3 Q 4 Z从1变0时，表示完成10个脉冲。 计数器 自启动能力 自校正能力 由于状态没用完，存在6个多余状态，就牵扯到了自启动和自校正的