EDA技术综合设计 16乘16点阵显示综合实验.docVIP

北 华 航 天 工 业 学 院 《EDA技术综合设计》 课程设计报告 报告题目： 16乘16点阵显示综合实验 作者所在系部： 电子工程系 作者所在专业： 作者所在班级： B1xxxx 作 者 姓 名 ： 惺惺惜惺惺惺惺惜惺惺xxxxx） 指导教师姓名： 崔xx 完 成 时 间 ： 2013年11月20日 内 容 摘 要 关键词: VHDL，16乘16点阵显示，MAX+plusII，时序仿真图。 目 录 实验目的……………………………………………………………………………1 二、硬件要求……………………………………………………………………………1 三、方案论证……………………………………………………………………………1 四、模块说明……………………………………………………………………………1 计数器模块………………………………………………………………………………1 译码器模块………………………………………………………………………………2 扫描显示模块……………………………………………………………………………5 顶层文件………………………………………………………………………………8 五、整体连接图…………………………………………………………………………9 六、实验步骤……………………………………………………………………………10 七、实验结果……………………………………………………………………………10 八、实验总结……………………………………………………………………………10 九、参考文献……………………………………………………………………………10 课程设计任务书 课题名称 16乘16点阵显示综合实验 完成时间 2013-11-20 指导教师 崔xx 职称 副教授 学生姓名 惺惺惜惺惺xxx 班 级 Bxxxxx 总体设计要求和技术要点 设计一个共阴16X16点阵控制接口，要求：在时钟信号的控制下，使点阵动态点亮，点亮方式自行设计，其中列选信号为16-4编码器编码输出。 工作内容及时间进度安排 第9周—第11周 ：了解实验内容，分模块编写程序，进行程序仿真，修改程序中的错误并完善程序。 第12周 ：熟悉硬件，了解硬件的结构以及组成部分并熟练掌握硬件的使用。 第13周 ：进行硬件实际操作并通过指导老师验收，完成课设报告。 课程设计成果 1． 2． 一、 实验目的 二、硬件要求 （1）主芯片EPF10K10LC84-4。 （2）16乘16点阵。 （3）有源晶振。 （5）6个按键开关（切换动态图案，控制计数器工作状态）。 三、方案论证 四、模块说明 时钟的设计共化分为3个模块：16进制计数器（count16），译码器（yima），扫描显示模块（swith）。下面具体分析各个模块的原理、内容和功能。 1.16进制计数器(count16) 能够实现16进制循环计数，带有清零端，受时钟上升沿信号控制，其文本语言（文件名：count16.vhd）为底层文本，图1为秒计数器的仿真波形图。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count16 is port( clk,ctr :in std_logic; o :buffer std_logic_vector(3 downto 0) ); end count16; architecture my of count16 is begin process(clk,ctr) begin if ctr=0 then o=0000; elsif ctr=1 then if(clkevent and clk=1) then if o=1111 then o=0000; else o=o+1; end if; end if; end if; end process; end my; 图1. 六十进制秒计数器的仿真波形 2.译码器（yima） 能够实现4—16译码，带有两个控制端，实现四种不同的yima功能。其文本语言（文