微机原理50.pptVIP

第5章：存储器 教学重点 存储器概述 第5章：5.1 半导体存储器的分类及特点 半导体存储器的性能指标 存储容量： 存储的二进制位，后缀b 存储的二进制字节，后缀B 存取时间：向存储器单元写入数据及从存储器单元读出数据所需的时间，单位ns 功耗： 存储单元的功耗，uW/单元 存储芯片的功耗，mW/芯片 工作电源： TTL：+5V MOS：+3~+18V 半导体存储器的分类 ⑴随机存储器RAM SRAM SRAM的基本存储单元是触发器电路 每个基本存储单元由6个MOS管组成触发器构成，存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址 SRAM芯片6264 8086与6264的读写信号的连接 DRAM 动态存储器DRAM 特点: DRAM的基本存储单元是由一个MOS管加一个电容器组成 集成度高，为减少引脚数量，采取分时复用，其地址引脚只有它内部地址线的一半 必须定时向电容器充电补充其损失的电荷，需外加刷新逻辑电路 ⑵只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 EPROM 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息 “1” 编程就是将某些单元写入信息0 EPROM芯片2732 EEPROM 在线对芯片原有信息擦除后写入新信息的电可擦可写器件 EEPROM芯片有两类接口 　并行接口：容量大，速度快，但功耗大，　　　价格贵，读写方式简单，可选择字节写入方式和页写入方式 　串行接口：体积小，功耗低，价格便宜，使用中占系统的信号线较少，但工作速度慢，读写方法也比较复杂，芯片具有相同的封装形式 第5章：5.2 主存储器系统设计 ①存储体 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 存储芯片的选择 存储器芯片类型的选择 存储器芯片容量的选择 存储器芯片速度的选择 存储器芯片功耗的选择 ②地址译码电路 ③片选和读写控制逻辑 片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线 半导体存储器与CPU的连接 存储芯片与CPU的连接 1. 存储芯片数据线的处理 若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充” 位扩充 2. 存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 片内译码 3. 存储芯片片选端的译码 存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器地址范围 这种扩充简称为“地址扩充”或“字扩充” 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 地址扩充（字扩充） 片选端常有效 地址重复 地址重复：一个存储单元具有多个存储地址 原因：有些高位地址线没有用、可任意 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H ~ 07FFFH 选取一个可用地址的原则：高位地址全为0 (1)译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器： 74LS139 常用的3:8译码器： 74LS138 常用的4:16译码器：74LS154 (2)线选译码 线选译码：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复（一个存储单元对应多个存储地址） 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用 (2)部