ADSP TS201链路口通信的FPGA实现.docVIP

  • 4
  • 0
  • 约3.16千字
  • 约 5页
  • 2018-04-07 发布于北京
  • 举报

ADSP TS201链路口通信的FPGA实现.doc

ADSP TS201链路口通信的FPGA实现   摘 要:AD公司的TS201 DSP系列可通过其特有的链路口实现高速通信,为使不具备此接口的设备也能与TS201进行链路通讯,采用 FPGA实现数据在链路口与其他并行接口之间的传输,即 128位并行模式和4位通信模式之间的转换。设计选用Xilinx公司的Virtex4系列的FPGA,它具有低功耗差分(LVDS)模式,双倍数据速率(DDR)寄存器以及嵌入式先进先出(FIFO)存储器等功能,更适合于此设计。在ISE 和Modelsim等辅助工具的帮助下,使用VHDL语言编程,分析和优化整个设计,最终完成设计。可实现接收链路时钟频率为500 MHz,发送链路时钟频率为400 MHz。   关键词:链路口;低功耗差分;双倍数据速率;FPGA;VHDL   中图分类号:TN919文献标识码:B   文章编号:1004-373X(2009)03-167-04      Implementation of ADSP TS201 Link Port Communication on FPGA   WEI Yunfei,ZHANG Suinan   (Xi′an Micro-electronics Technology Institute,Xi′an,710075,China)   Abstract:Through AD′s TS2

文档评论(0)

1亿VIP精品文档

相关文档