ＰＩＤ神经网络的ＶＨＤＬ实现.docVIP

ＰＩＤ神经网络的ＶＨＤＬ实现 　　摘 要：PID神经网络模块是单变量或多变量非线性PID神经网络控制器的核心部分。从分析PID神经网络的设计原理入手,给出了PID神经网络实现的环形电路结构,采用自顶向下的设计方法,利用VHDL语言设计和实现了3层PID神经网络模块。仿真结果表明该模块功能完全正确。综合结果表明,该网络的实现仅使用了175个LE和9个嵌入式硬件乘法器,最高时钟频率可达116 MHz。 　　关键词：PID;神经网络;VHDL;FPGA 　　中图分类号：TP18 文献标识码：B 　　文章编号：1004-373X(2009)01-101-03 　　 　　Realization of PID Neural Network Based on VHDL 　　WANG Zhongliang,XIAO Hua 　　(Tongling University,Tongling,244000,China) 　　Abstract：The core of nonlinear PID neural network controller with one variable and multi- variable is PID neural network module.The paper analyses the design theory of PID neural network,provids a ring circuit configuration to realize PID neural network module,designs and realizes 3-layer PID neural network module with top-down design methodology based on VHDL.The simulation suggests the module operates well.The synthesizing result shows that the realization of network only uses 175 LEs and 9 embedded hardware multipliers,the maximal frequency can reach 116 MHz. 　　Keywords：PID;neural network;VHDL;FPGA 　　 　　0 引 言 　　 　　数字PID控制是在生产过程中被普遍采用的控制方法,具有结构简单、容易控制、参数能够灵活整定的特点。但当被控对象存在非线性和时变特性时,传统的PID控制器往往难以获得满意的控制效果。神经网络以其强大的信息综合能力为解决复杂控制系统问题提供了理论基础,许多学者也通过软件仿真的形式验证了神经网络控制的可行性并提出了一些新的算法,但由于没有相应的硬件支持,只通过软件编程,利用串行方法来实现神经网络控制必然导致运算速度低,难以保证实时控制。为此,研究人员提出了多种神经网络专用硬件实现的方法和技术,包括FPGA(Field Programmable Gate Array)实现［1,2］、神经芯片［3-6］以及DSP加速板等。近年来,随着工艺的进步,数字FPGA结构灵活、通用性强、速度快、功耗低,用它来构造神经网络,可以灵活地实现各种运算功能和学习规则,并且设计周期短、系统速度快、可靠性高。 　　随着FPGA技术的不断发展,各种智能控制策略的FPGA固核实现的研究随之活跃。同时,FPGA技术不但可作为ASIC的快速原型样机验证,而且其低成本大容量的FPGA用于实现控制器已有可能与传统的MCU相抗衡。FPGA的大容量、并行性、快速性、灵活性及可重配置性,将使它成为一种新型而有效的单片控制器。PID神经网络控制器的核心部件是PID神经网络［7,8］,这里基于硬件描述语言(VHDL)描述PID神经网络并综合成硬件电路,借助 　　FPGA现场可编程的特点完成PID神经网络的FPGA设计。 　　 　　1 PID神经网络算法原理 　　 　　PID神经网络是具有非线性特性的3层前向网络。隐层节点分别为比例(P)、积分(I)、微分(D)单元,因此是动态前馈网络。PID神经网络结构如图1所示,输入层、隐层、输出层节点为2,3,1个［9］。 　　其中,输入层神经元的输入: 　　u(k)=［u1(k),u2(k)］ 　　其输出与输入相等。 　　隐层第i个神经元的输入： 　　xi(k)=∑2j=1w ijuj(k), i=1,2,3 　　式中,w ij是输入层第j个节点至隐层第i个节点的权值。 　　隐层比例、积分、微分神经元的输出qi(k),i=1,2,3,计算如下： 　　比例：q1(