[工学]quartus_II教程以及操作基本方法.pptVIP

DE2介绍 FPGA ? Cyclone II EP2C35F672C6 FPGA and EPCS16 serial configuration device I/O Devices ? Built-in USB Blaster for FPGA configuration ? 10/100 Ethernet, RS-232, Infrared port ? Video Out (VGA 10-bit DAC) ? Video In (NTSC/PAL/Multi-format) ? USB 2.0 (type A and type B) ? PS/2 mouse or keyboard port ? Line-in, Line-out, microphone-in (24-bit audio CODEC) ? Expansion headers (76 signal pins) Memory ? 8-MB SDRAM, 512-KB SRAM, 4-MB Flash ? SD memory card slot Switches, LEDs, Displays, and Clocks ? 18 toggle switches ? 4 debounced pushbutton switches ? 18 red LEDs, 9 green LEDs ? Eight 7-segment displays ? 16 x 2 LCD display ? 27-MHz and 50-MHz oscillators, external SMA clock input 实验一 1位全加器的设计 一位全加器的原理分析 一位全加器可由两个一位半加器与一个或门构成，其原理图如下图。 该设计利用层次结构描述法， 首先设计半加器电路，将其打包为半加器模块； 然后在顶层调用半加器模块和ALTERA提供的二输入或门组成全加器电路； 最后将全加器电路编译下载到实验箱， 输入是 两个加数：ain,bin, 一个进位：cin 这三个输入数据是1位（1bit),可由DE2的 SW0,SW1,SW2提供 为了显示更加清楚，可以将ain,bin,cin的输出引出到DE2上的红色发光二极管显示，可选用LEDR0,LEDR1,LEDR2. 输出是： 和:sum 进位:cout 输出可由DE2的绿色发光二极管显示，可选用LEDG0,LEDG1 步骤一：建立full_adder的工程(project) 新建立full_adder工程（project) 设置project相关参数 设置project放置的位置及其名称,随后按Next继续 添加文件到工程（project)中，在无相关文件需要添加的情况下，按Next继续 选择FPGA目标器件，根据DE2的平台情况，选择cyclone II系列的EP2C35F672C6,继续 设置综合，仿真，时序分析软件，在此可以捆绑第三方工具，本次实验，选用软件自带的工具，按Next继续 设置参数的总结，按Finish完成project的建立。 步骤二：设计half_adder的VHDL模块 由File-new,可打开下面的选项，选择VHDL File,按OK继续 在打开的空白文档，编辑半加器的VHDL描述，并存盘 验证half_adder.vhd的正确与否，进行仿真，一般先进行功能仿真，再进行时序仿真。 为了仿真，首先编辑测试文件。本次实验由于系统简单，采用对输入信号进行输入波形编辑的方法得到激励文件 激励文件生成：由file-new,打开如下选项框,选择Other Files中的Vector Waveform File : 由Edit-end time，打开如下对话框，选择仿真时间区域，这次实验选择1us: 将波形文件存盘为half_adder.vwf： 将模块的端口信号选入波形编辑框中。打开view-utility windows-node finder 将打开的窗口中选择出现在设计中的所有端口，用鼠标拖至波形编辑窗口： 编辑波形文件并存盘： 进行功能仿真 设置仿真器进行功能仿真: Assignments-setting,选择simulation setting，在simulation mode中选择functional 在对话框中的simulation input中选择half_adder.vwf,指定激励文件 由Processing?generat functional simulation netlist得到功能仿真的网表文件 由Processing?start simulation得到功能仿真波形。 进行时序仿真 改变仿真器的设置，Assignme