基于DAS的可扩展多通道同步采样数据采集系统的布局考虑.docVIP

基于DAS的可扩展多通道同步采样数据采集系统的布局考虑 　　电路描述 　　 　　AD7606是一款集成式8通道数据采集系统，片内集成输入放大器、过压保护电路、二阶模拟抗混叠滤波器、模拟多路复用器、16位200kS/s SAR ADC和一个数字滤波器。如图1所示电路包括两个AD7606器件，可以配置为使用2.5V内部基准电压源或2.5V外部基准电压源ADR421。如果REF SELECT引脚接逻辑高电平，则选择内部基准电压源。如果REF SELECT引脚接逻辑低电平，则选择外部基准电压源。 　　电源要求如下：AVcc=5 V，VDRIVE＝2.3～5V(取决于外部逻辑接口要求)。 　　本电路笔记描述一个评估板的布局和性能，其中内置两个AD7606，构成一个16通道数据采集系统。为实现良好的通道间匹配和器件间匹配，模拟输入通道和器件去耦的对称布局非常重要。所示数据支持利用图1所示16通道ADC实现的匹配性能。 　　 　　16通道DAS的双路AD7606板布局 　　 　　在内置多个A D7606器件的系统中，为确保器件之间的性能匹配良好，这些器件必须采用对称布局。图2显示采用两个AD7606器件的布局。 　　AVcc电压平面沿两个器件的右侧布设，VDRIVE电源走线沿两个AD7606器件的左侧布设。基准电压芯片ADR421位于两个AD7606器件之间，基准电压走线向上布设到U2的引脚42，向下布设到U1的引脚42，使用实心接地层。这些对称布局原则适用于含有两个以上AD7606器件的系统。AD7606器件可以沿南北方向放置，基准电压位于器件的中间，基准电压走线则沿南北方向布设，类似于图2。 　　 　　良好的去耦也很重要，以便降低AD7606的电源阻抗，及其电源尖峰幅度。去耦电容应靠近(理想情况是紧靠)这些引脚及其对应接地引脚放置。 　　REFIN/REFOUT引脚和REFCAPA、REFCAPB引脚的去耦电容是攸关性能的重要电容，应尽可能靠近相应的AD7606引脚。如果可能，应将这些电容放在电路板上与AD7606器件相同的一侧。图3显示AD7606电路板顶层的建议去耦配置。如图3所示的四个陶瓷电容是REFIN/REF0uT引脚、REGCAP引脚、REFCAPA引脚和REFCAPB引脚的去耦电容。这些电容沿南北方向放置，以便尽可能靠近相应的引脚。 　　图4显示底层去耦配置，它用于4个AVCC引脚和VDRIVE引脚的去耦。使用多个过孔将引脚与其相应的去耦电容相连。AD7606器件周围去耦电容的对称布局有利于器件间的性能匹配。多个过孔用来将电容焊盘和引脚焊盘接地及接到电压平面和基准电压走线。 　　 　　16通道系统的通道间匹配 　　 　　在高通道数系统中，良好的通道间和器件间性能匹配可以大大简化校准程序。AD7606器件、模拟输入通道和去耦电容的对称布局有助于多个器件之间的性能匹配。使用公共系统基准电压将能进一步增强系统的匹配性能。图5显示所有输入接地时，用于测量板上16个通道之间性能匹配的电路配置。还有最多7个码的分布直方图，各通道直方图的中心为码0，如图6所示。 　　 　　 　　AD7606内部基准电压源用作系统基准电压源 　　 　　AD7606内置一个2.5V基准电压源，经过内部放大，它可以为AD7606ADC提供约4.5V的缓冲基准电压。在通道间和器件间匹配性能至关重要的高通道数应用中，可以用一个AD7606的内部基准电压源为另一个AD7606器件提供基准电压。在此配置中，U1配置为在内部基准电压下工作，如图7所示。 　　AD7606 U2器件可配置为在外部基准电压源模式下工作。U1 REFIN/RFOUT引脚提供的2.5V基准电压路由至U2的REFIN/REFOUT引脚。一个10μF去耦电容位于AD7606器件的REFIN/REFOUT引脚。在AD7606U1和U2上，REFCAPA和REFCAPB引脚短接在一起，并通过一个10μF陶瓷电容去耦至GND。 　　两个AD7606器件均以200kS/s的采样速率工作，一个7.5V直流信号施加于U1的V1和V2，如图7所示。码的直方图如图8所示。在同一器件的通道之间，平均输出码相差1.2个码。板上的所有16个通道以200kS/s速率进行转换。 　　7.5V信号施加于U1的V1和U2的V1，板上的所有16个通道以200kS/s速率工作，如图9所示的配置电路示意图。码的直方图如图10所示，在不同器件的V1通道之间，平均输出码相差1.4个码。 　　将一个AD7606的内部基准电压源用作系统基准电压源时，以上直方图显示，一个AD7606器件的通道之间以及多个器件的通道之间都具有非常好的匹配性能。 　　 　　绝对精度 　　 　　除了通道