[工学]模拟电子技术基础第四版 第3章 门电路.ppt

[工学]模拟电子技术基础第四版 第3章 门电路.ppt

  1. 1、本文档共51页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[工学]模拟电子技术基础第四版 第3章 门电路

* 1. 电流传输特性 当Vi 由0V → 10V时,在t1 ~ t2内会出现TN及TP同时导通的现象。 如: Vi=5V VTN,T1 on VGS2= -(VDD-5V)=-5VVTP ,T2 on 即:既满足Vi VTN 也满足 VDD -Vi |VTP| VTN Vi VDD-|VTP| 增加瞬间导通功耗 二、电压传输特性和电流传输特性 * 阈值电压 VTH = VDD/2 2. 电压传输特性 * 四、CMOS的特性 功耗极微 电源总功耗 P = P静 + P动 P静 = 10μw P动 = 瞬间导通功耗 + 输出端电容充、放 电引起的功耗 * 抗干扰能力强 * 3. 电源利用丰富 输入噪声容限 * 4. 电源电压允许变化范围大 * 3.2.3 其他功能的CMOS门电路 1. CMOS与非门 分析电路图得到真值表 分析输出电阻 讨论:输入端扩展带来的影响。 * * 2. CMOS或非门 分析电路图得到真值表 分析输出电阻 讨论:输入端扩展带来的影响。 * * 带缓冲级的CMOS与非门电路 * 带缓冲级的CMOS或非门电路 * CMOS传输门和双向模拟开关 1、CMOS传输门 * 设: 控制信号 高电平为 10 V,即 控制信号 低电平为 0 V,即 1) 时, Vi 在 0 V ~ 10 V 之间取值。 2) 时, 两管同时截止,传输门截止 总有一管导通,传输门导通 * 2. 双向模拟开关 * 例: 漏极开路的门电路(OD门) OD门可将输出并联使用,实现线与或用 作电平转换、驱动器: * 3.3 TTL门电路 * 特性: 1.电流: 2.工作状态: 导通 截止 放大饱和 1)是否导通判别: 导通后, 3.3.1 三极管的特性 三极管的结构 * 2)截止时的等效电路: 3)放大与饱和的不同: * 4)饱和特点: 5)饱和时的等效电路: 结论: 1.要使三极管工作于开关接通状态,需使之工作于饱和区。 2.要使三极管工作于开关断开状态,需使之工作于截止区。 * 3.3.2 三极管反相器 试分析电路特性。 * 3.3.3 TTL门电路 1. 思考 * 2. TTL反相器 * 学习要点 掌握各种TTL门电路和CMOS门电路的逻辑功能。 理解CMOS门电路的主要参数及TTL电路与 CMOS 电路的主要差异。 了解二极管、双极型晶体管和MOS管的开关特性。 第三章 门电路 * 门电路:实现基本运算、复合运算的单元电路,如与门、与非门、或门 ······ 门电路中以高/低电平表示逻辑状态的1/0 * 获得高、低电平的基本原理 : * 正逻辑:高电平表示1,低电平表示0 负逻辑:高电平表示0,低电平表示1 高/低电平都允许有一定的变化范围 * 3.1 半导体二极管门电路 * 3.1.1 半导体二极管的开关特性 * 1. 导通条件: 导通时: (钳位作用) 正向电阻很小,相当于 一个闭合的开关。 2. 截止条件: 截止时 ,反向电阻很大,相当于一个断开的开关。 * 3.1.2 二极管与门 设: 3 V以上——逻辑“1” 0.7V以下——逻辑“0” 3.1.3 二极管或门 * 设: 2.3 V以上——逻辑“1” 0 V以下——逻辑“0” * 二极管构成的门电路的缺点: 电平有偏移 带负载能力差 3.2 CMOS电路 * 3.2.1 MOS管的开关特性 MOS管的优点: 集成度高、功耗小、工艺简单 晶体管——流控元件 MOS管——压控元件,栅极绝缘 * * 一、MOS管的结构 金属层 氧化物层 半导体层 S (Source):源极 G (Gate):栅极 D (Drain):漏极 B (Substrate):衬底 栅极未加电源:漏、源之间呈现高阻抗 导通后漏、源之间的电阻很小, * 以N沟道增强型为例: * 以N沟道增强型为例: VGS=0时,D-S间是两个背向PN结串联,iD=0 加上+VGS,且VGS VGS (th), D-S间形成导电沟道(N型层) 二、输入特性和输出特性 漏极特性曲线(分三个区域) 截止区 恒流区 可变电阻区 * ①截止区:VGSVGS(th),iD = 0, ROFF 109Ω ②恒流区: iD 由VGS决定,与VDS 关系不大 ③可变电阻区:当VDS 较低(近似为0), VGS 一定 时,这

文档评论(0)

qiwqpu54 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档