- 1、本文档共75页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[工学]第1章_微机原理概述
* 补码的运算原理 当器件为n位时,有 X=2n+X (mod 2n) 不难验证, [X]补=2n+X (mod 2n) 因此, [X?Y]补= 2n+ (X?Y) (mod 2n) = (2n+ X)+ (2n+ X) (mod 2n) = [X]补+ [?Y]补 * [例]: X=-0110100,Y=+1110100,求[X+Y]补 [X]原 [X]补= [X]反+1[Y]补= [Y]原所以: [X+Y]补= [X]补+ [Y]补 01110100 * 4、符号数运算中的溢出问题 溢出—— 运算结果超出运算器所能表示的范围。 进(借)位—— 在加法过程中,符号位向更高位产生进位; 在减法过程中,符号位向更高位产生借位。 * 溢出的判断方法 方法1: 同号相减或异号相加——不会溢出。 同号相加或异号相减——可能溢出: 两种情况: 同号相加时,结果符号与加数符号相反——溢出; 异号相减时,结果符号与减数符号相同——溢出。 方法2: 两个带符号二进制数相加或相减时,若 C7?C6=1 则结果产生溢出。 C7为最高位的进(借)位;C6为次高位的进(借)位。 * 无符号数运算,有进(借)位表示结果是错误的 有符号数运算,有溢出表示结果是错误的 1 0 1 1 0 1 0 1 + 1 0 0 0 1 1 1 1 1 0 1 0 0 0 1 0 0 CASE1: 0 1 0 0 0 0 1 0 + 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1 CASE2: 0 1 0 0 0 0 1 0 + 1 1 0 0 1 1 0 1 1 0 0 0 0 1 1 1 1 CASE3: 无符号数: 错误! 有符号数: 错误! 无符号数: 正确! 有符号数: 错误! 无符号数:错误! 有符号数:正确! 节 * 1.4 数据运算与常用逻辑部件 算术运算:加、减、乘、除 逻辑运算:与、或、非 按位运算,无进借位 一、数据运算 * 二、基本逻辑门 1、与门(AND Gate) Y = A ? B A B Y 0 0 0 0 1 0 1 0 0 1 1 1 A B Y A B Y * 2、或门(OR Gate) Y = A ? B A B Y 0 0 0 0 1 1 1 0 1 1 1 1 Y A B ≥1 * 3、非门(NOT Gate) Y = A A Y 0 1 1 0 1 A Y A Y * 4、与非门(NAND Gate) A B Y 0 0 1 0 1 1 1 0 1 1 1 0 Y = A ? B Y A B * 5、或非门(NOR Gate) A B Y 0 0 1 0 1 0 1 0 0 1 1 0 Y = A ? B Y A B ≥1 * 6、异或门(XOR Gate) A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y A B =1 C = A?B * 基本的逻辑门是与、或、非门,一个复杂的逻辑电路是由这些基本逻辑门连接成的。 门电路是逻辑关系的基本硬件单元。按制作工艺的不同,可分为双极型逻辑门和MOS型逻辑门。 两种工艺的代表类型:TTL集成逻辑门和CMOS逻辑门。 * 74LSXX系列是最常用的一种TTL门电路,性能价格比也比较高。 如74LS00为四二输入与门、 74LS32为四二输入或门, 74LS86为四二输入异或门等。 通过基本的与或非门电路可以设计出需要的各种复杂功能的电路,如加法器、译码器、数值比较器、数据选择器、奇偶检验/产生电路、编码器等。 三、常用逻辑部件 * 74LS138译码器: G1 G2A G2B C B A Y0 Y7 ? ? ? ? 译码输入 译码使能 * 74LS138真值表 使 能 端 输 入 端 输 出 端 G1 #G2A #G2B C B A #Y0 #Y1 #Y2 #Y3 #Y4 #Y5 #Y6 #Y7 0 1 1
文档评论(0)