[工学]第四章_7_MSI组合逻辑电路一.ppt

南京邮电大学 电子电路教学中心 ③用译码器设计组合逻辑电路 原理：译码器每个输出端分别与某一个最小项（高电平译码）或某一个最小项非（低电平译码）相对应。 例1 用74138实现函数 F = AB + AC 。 解：F (A,B,C) = AB + AC = m4 + m6 + m7 = m4 + m6 + m7 = m4 · m6 · m7 = Y4 · Y6 · Y7 * 编码：在数字技术中，通常用二进制数码0和1构成的一组有序组合（称为代码）来表示各种对象（如十进制数、字符等）。这一指定过程，称为编码。 第二节 中规模集成组合逻辑电路 一、编码器 1. 二进制编码器 2n个互不相同的状态 (1) 8—3线普通编码器 (共需n位码元) 2n个代码 I0～I7：输入端 A、B、C：输出端 图 4.2.1 输入8个互斥的信号 输出3位二进制代码 真值表 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 A B C I0 I1 I2 I3 I4 I5 I6 I7 输 出 输 入 逻辑表达式 逻辑图 (2) 8—3线优先编码器74148 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。 YEX为扩展输出端，是控制标志, YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。 集成3位二进制优先编码器74LS148 YEN EN 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 EN YEN 停用 无输入 集成3位二进制优先编码器74LS148的级联 16线-4线优先编码器 EN EN YEN YEN (1) 8421 BCD码编码器 输入10个互斥的数码 输出4位二进制代码 真值表 2. 二-十进制编码器 逻辑表达式 逻辑图 真值表 (2) 8421 BCD码优先编码器 逻辑表达式 逻辑图 集成10线-4线优先编码器 小结 　 用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 　 编码器分二进制编码器和二-十进制编码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。 二、译码器 1.二进制译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 图 4.2.5 (a) 逻辑图 (b) 简化符号 EＮ：使能端，低电平有效； A1 、A0 地址输入端； Y3～Y0 译码输出端； (1) 2 － 4 线译码器 表 4.2.4 2－4 线译码器的功能表 1 1 0 1 1 0 0 0 0 0 1 EN 使能输入 1 1 1 0 1 1 1 0 1 1 0 1 0 1 1 1 0 0 1