[物理]数字电路 第2章 门电路.ppt

 CMOS反相器电路如图 (a)所示，它由两个增强型MOS场效应管组成，其中V1为PMOS管，称负载管，V2为NMOS管，称驱动管。 图 (b)是CMOS反相器的简化电路。 NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压UTP是负值，其数值范围在2~5V之间。为了使电路能正常工作，要求电源电压UDD＞(UTN+|UTP|)。UDD可在3~18V之间工作，其适用范围较宽。 图2.6.5 CMOS反相器输入端噪声容限与VDD的关系 OC门接入上拉电阻RC后， ①当其输入中有低电平时，V2和V5均截止，F端输出高电平； ②当其输入全是高电平时，V2和V5导通，只要RC的取值足够大，V5就可以达到饱和，使F端输出低电平。 可见OC门外接上拉电阻RC后，就是一个与非门。  ①若F1=0, F2=1，即OC1的输出管V5导通，OC2的V5管截止， 则流过RC的电流ICC全部灌入OC1的V5管。只要RC的阻值足够大，就会使OC1的V5管饱和。此时，ICC等于OC1的V5管的集电极电流IC5。所以： UO=UCC-URC=UCC-ICCRC=UCC-IC5RC=UCES5=UOL 式中，UCES5是V5管的饱和压降。可见，只要F1和F2中之一为逻辑“０”，则输出F就为“0”。  ②若F1=F2=0，即两个门的输出管都导通，则流过RC的电流ICC是两个输出管的集电极电流之和。其值要比一个输出管导通时大，因此，输出电平UO更低，即F=0。   当两个OC门输出端并联的电路如上图2 - 19所示。 ③若F1=F2=1, 即两个OC门的输出管均截止，则流过RC的电流ICC是两个输出管的穿透电流之和，即ICC=2ICEO5。所以 UO=UCC-ICCRC=UCC-2ICEO5RC=UOH 故F=1。  表 2-6 逻辑功能表 0 0 0 1 0 0 0 1 1 0 1 1 F F1 F2 通过上述分析可知，由于RC的阻值较大，因此，不论两个OC门处于何种状态，在+UCC和地之间都不会出现低阻通路，电路可以安全工作。两个OC门并联后实现的逻辑功能可用表2 - 6描述。显然，F与F1、F2之间是“与”逻辑关系， 即 F=F1·F2 由于这种“与”逻辑是两个OC门的输出线直接相连实现的， 故称作“线与”。图2 - 19实现的逻辑表达式为： F=F1·F2=AB·CD  除了TTL与非门可以做成OC门外，其它TTL门也可做成OC门，并且也能实现“线与”或“线或”。 (2) RC的计算。RC的选取原则是保证OC门输出的高电平不低于UOHmin；输出的低电平不大于UOLmax。  在OC门的实际应用中，经常需要多个OC门并联后为多个负载门提供输入信号。图2 - 20(a)、 (b)是n个OC门并联后为负载门的m个输入端提供输入信号的两种情况。  图2-20(a)是n个OC门全部输出UOH的情况。此时所有OC门的输出管都截止，因此，流入每个OC门输出端的电流都是其输出管的穿透电流ICEO(OC门正常工作时，不论输出UOH还是UOL，都不产生拉电流)；流入负载门各输入端的电流都是高电平输入漏电流IIH。各电流的实际方向如图2 - 20(a)中所示。 图 2 – 20 外接上拉电阻的计算 为使UOH≥UOHmin，则必须使 即 故 当OC门中只有一个导通时，ICC和所有的负载电流全部流入唯一导通门的输出管V5 对导通门来说这是负载最重的情况，如下图。因为 所以 综合上述两种情况，上拉电阻RC的取值范围是： RCmin≤RC≤RCmax 为保证IOL=IOLmax时，UOL≤UOLmax，应当使 即 故 式中，IOLmax是一OC门允许的最大灌电流。 (3) OC门的应用。  ① 实现多路信号在总线(母线)上的分时传输，如图2 - 21所示。 图 2 – 21 OC门实现总线传输 ② 实现电平转换——抬高输出高电平。由OC门的功能分析可知，OC门输出的低电平UOL=UCES5≈0.3V，高电平UOH=UCC-ICEO5RC≈UCC。所以，改变电源电压可以方便地改变其输出高电平。只要OC门输出管的U(BR)CEO大于UCC， 即可把输出高电平抬高到UCC的值。OC门的这一特性， 被广泛用于数字系