[物理]第三章_逻辑门电路.ppt

当VO=VOH +V DD RP n … m … 1 1 1 IIH（total) IOZ（total) 为使得高电平不低于规定的VOH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ： 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 2、三态(TSL)输出门电路 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平有效的同相逻辑门 0 1 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 三态输出门电路主要用于总线传输 如图计算机或微机系统的连接，可按一定顺序将信号分时送到总线上传输。 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 3.1.7 CMOS传输门(双向模拟开关) 1、CMOS传输门电路 电路 逻辑符号 υI / υO υo/ υI C 等效电路 3.1.7 CMOS传输门(双向模拟开关) 2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2 ?I的变化范围为－5V到+5V。 ?5V +5V ?5V到+5V ?GSN VTN, TN截止 ?GSP=5V ? (-5V到+5V)=(10到0)V 开关断开，不能转送信号 ?GSN= -5V ? (－5V到+5V)=(0到-10)V ?GSP0, TP截止 1）当c=0， c =1时 c=0（-5V）， c =1（+5V） 3.1.7 CMOS传输门(双向模拟开关) C T P v O / v I v I / v O +5V – 5V T N C +5V ?5V ?GSP= ?5V ? (－3V~+5V) =?2V ~ ?10V ?GSN=5V ? (－5V~+3V)=(10~2)V b、?I=?3V~5V ?GSNVTN, TN导通 a、?I=?5V~3V TN导通，TP导通 ?GSP |VTP|, TP导通 c、?I=?3V~3V 2）当c=1， c =0时 3.1.7 CMOS传输门(双向模拟开关) 传输门组成的数据选择器 C=0 TG1导通, TG2断开 L=X TG2导通, TG1断开 L=Y C=1 3、传输门的应用 3.1.7 CMOS传输门(双向模拟开关) 3.1.7 CMOS传输门(双向模拟开关) CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。 0.00087~22 0.0003~7.5 2.9 BiCMOS 13 1? (1MHz) 13 74HCT 15 1.5? (1MHz) 10 74HC 105 1?(1MHz) 75 4000B 延时功耗积 (pJ) 功耗 (mW) 传输延迟时间 tpd/ns(CL=15pF) 参数 系列 3.1.8 CMOS逻辑门电路的技术参数 CMOS门电路各系列的性能比较 3.1.8 CMOS逻辑门电路的技术参数 或非门的工作管都是并联的,增加管子的个数,输出低电平基本稳定。 在整体电路设计中较为方便,因而NMOS门电路是以或非门为基础的,主要用于大规模集成电路。 3.1.9 NMOS逻辑门电路 vI为高时， T1导通，输出vO为低。 vI为低时， T1截止，输出vO为高。 NMOS反向器 T2一直导通 电压值由T1和T2的电阻值之比决定。 NMOS或非门 3.1.9 NMOS逻辑门电路 3.1.9 NMOS逻辑门电路 NMOS与非门 （2） 3.1.9 NMOS逻辑门电路 与非门输入端增加，串联的管子随之增加，当输入全为高电平时，各管的导通电阻串联，使低电平输出电压升高，以致破坏正常的逻辑功能。 3.2 TTL逻辑门 3.2.1 BJT的开关特性 3.2.2 基本BJT反相器的动态特性 3.2.3 TTL反相器的基本电路 3.2.4 TTL逻辑门电路 3.2.5 集电极开路门和三态门 *3.2.6 BiMOS门电路 ◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎ 3.2 TTL逻辑门 3.2.1 BJT的开关特性 iB?0，iC?0，vO＝VCE≈VCC，c、e极之间近似于开路 vI=0V时: iB? VCC / ? Rc ，iC? VCC / Rc，vO＝VCE≈0.2V， c、e极之间近似于短路 vI=5V时: 1、BJT的开关条件 iC＝ICS≈ 很小，约为数百欧，