第五章_同步时序逻辑电路的分析和设计1.ppt

3、不完全定义机状态表的化简： 现态 次态 输出 X=0 X=1 A B C D E C d d D E d C B d D 1 d d 0 d ①画隐含表——缺头少尾 ②顺序比较 ③关联比较 ④列最大相容类 ⑤最小化状态表 B C D E A B C D √ √ × CE √ √ CD √ BD √ √ √ √ A B C D E 最大相容类： （A，B，C，E） （B，C，D，E） 3、不完全定义机状态表的化简： 现态 次态 输出 X=0 X=1 A B C D E C d d D E d C B d D 1 d d 0 d ⑤最小化状态表 最大相容类： （A，B，C，E） （B，C，D，E） 对于本例，满足覆盖和最小这两个条件的相容类有： (A,B,C,E) (B,C,D,E) (1) (A,E) (B,C,D) (2) (A,B,C) (D,E) (3) (A) (B,C,D,E) (4) 若选择（2），则不满足闭合条件 相容状态集 次态 X=0 X=1 A，E B，C，D CE ddD dD CBd （1），（3），（4）三种方案都满足闭合条件 3、不完全定义机状态表的化简： 现态 次态 输出 X=0 X=1 A B C D E C d d D E d C B d D 1 d d 0 d (A,B,C,E) (B,C,D,E) (1) (A,E) (B,C,D) (2) (A,B,C) (D,E) (3) (A) (B,C,D,E) (4) 若选择（1） 相容状态集 次态 X=0 X=1 A B C E B C D E CE DE CBD CBD 现态 次态 输出 X=0 X=1 S1 S2 S1 S2 S2 S2 S2 1 0 d 3、不完全定义机状态表的化简： 现态 次态 输出 X=0 X=1 A B C D E C d d D E d C B d D 1 d d 0 d (A,B,C,E) (B,C,D,E) (1) (A,E) (B,C,D) (2) (A,B,C) (D,E) (3) (A) (B,C,D,E) (4) 若选择（3） 相容状态集 次态 X=0 X=1 A B C D E C DE CB D 不完全确定的状态表的最小化状态表不是唯一的 现态 次态 输出 X=0 X=1 S1 S2 S1 S2 S1 S2 1 0 三、状态表的化简 （2）化简的方法 ①画隐含表，寻找相容状态对； ②画状态合并图； ③作最小化状态表； 3、不完全定义机状态表的化简： 现态 次态/输出 X=0 X=1 A B C D E D/d E/0 D/0 C/d C/1 A/d A/d B/d C/d B/d 四、状态编码 1、 概念：根据最小化状态表的状态数，确定触发器的个数，并指定每个状态的二进制代码。 对同步时序电路，一般情况下，状态分配不影响电路的可靠性，仅仅影响电路的复杂程度。 常用的状态分配方法： 建立通用方程； 相邻状态分配法； 减少相关法； 四、状态编码 2、状态编码规则：——相邻状态分配法 （1）在同一输入条件下，具有相同次态的现态，应尽可能分配相邻的二进制代码（即两个二进制代码中只有一位数码不同，其余各位均相同）——次态相同，现态编码应相邻。 （2）同一现态下，在相邻输入条件下的不同次态，应尽可能分配相邻的二进制代码——同一现态，次态编码应相邻。 （3）在所有输入条件下，具有相同输出的现态应尽可能分配相邻的二进制代码——输出相同，现态编码应相邻。 （4）将状态表中出现次数最多的状态分配逻辑0。 其重要性依次递减。 四、状态编码 2、状态编码规则： （1）次态相同，现态编码应相邻。 （2）同一现态，次态编码应相邻。 （3）输出相同，现态编码应相邻。 （4）将状态表中出现次数最多的状态分配逻辑0。 现态 次态/输出 X=0 X=1 A B C D C/0 A/0 A/1 B/1 B/0 A/1 D/1 C/1 由规则1：B—C 由规则2：B—C，A—D 由规则3：C—D 由规则4：