STE100P中文说明.doc

3芯片封装图 4芯片管脚说明 管脚号 名称 类型 说明 MII数据接口 59 58 57 56 55 TXD4 TXD3 TXD2 TXD1 TXD0 I 传输数据。MAC使用这些端口向STE100P发送数据，TXD4仅在5B模式下可用。这些信号必须与TX-CLK同步。 54 TX-EN I 发送使能。当MAC通过TXD发送数据时，发送该信号，此信号必须与TX-CLK同步。 53 TX-CLK I/O 发送时钟。25 MHz对应100 Mbps。2.5 MHz对应10 Mbps。 52 TX-ER I 发送编码错误。当发送数据流出现错误时，MAC发送该信号。当的STE100P是运行速度为100 Mbps，STE100P的响应是发送无效的代码符号。5B模式下，该引脚相当于TXD4。 42 43 44 46 47 RXD4 RXD3 RXD2 RXD1 RXD0 O 接收数据。STE100P驱动器收到这些数据，端口与RX-CLK同步。RXD4驱动只在5B模式可用。 48 RX-DV O 接收数据有效。STE100P在RXD上有数据时，发送该信号。此输出与RX-CLK同步。 51 RX-ER O 接收错误。STE100P接收到无效的网络帧时发送该信号。该信号与RX-CLK同步。5B模式，该引脚相当于RXD4。 49 RX-CLK O 接收时钟。为RXD、RXDV、RXER提供参考时钟。25 MHz对应100 Mbps。2.5 MHz对应10 Mbps。 60 COL O 冲突检测。当STE100P检测到冲突时，发送该信号。发生冲突时，此输出保持高电平。这个信号是异步的，在全双工模式时无效。 61 CRS O 载波侦听。在半双工(PR0:8 = 0)时，如果发送或接收非空闲，STE100P发送该信号。在全双工(PR0:8 = 1)时，只有当接收非空闲，才发送该信号。 MII控制接口 41 MDC I 管理数据时钟。MDIO的串行数据通道时钟。最高频率为2.5MHz。 40 MDIO I/O 管理数据输入/输出，双向串行数据通信的物理通道。 62 MDINT OD 管理数据中断。PR18的任意位=1时，PR17对应位输出低电平，表示发生中断，读取PR17可以清除中断。 物理接口 12 OSC1 I 25 MHz参考时钟输入。当使用外部25 MHz晶振时，连接晶振一端与该引脚。当使用外部25MHz振荡器时，该引脚为输入端。 11 OSC2 O 25 MHz参考时钟输出。当使用外部25 MHz晶振时，连接晶振另一端与该引脚。当使用外部25MHz振荡器时，该引脚应悬空。 21 23 TXP TXN O 引脚直接连接变压器进行差动输出。 19 18 RXP RXN I 引脚直接连接变压器进行差分接收。 15 Iref O 连接参考电阻获取参考电流，直接通过一个5kΩ±1％电阻连接到Vss。 37-33 LED/ PAD Pins I/O 管脚33-37 用于LED输出和物理地址获取等多种物理功能。物理地址通过将引脚连接上拉或下拉电阻(通常为10kΩ)实现。每个LED输出依赖于上电复位后，相应物理地址采样的逻辑电平。如果接下拉电阻，相应的LED将被配置为输出高电平有效。相反，如果接上拉电阻，那么相应的LED将被配置为输出低电平有效。这些输出是标准的CMOS电压驱动器，而不是漏极开路。 37 LED10/ PAD[4] I/O 10MS/ s状态指示灯。当网络速度为10Mb / s时，此引脚置位。上电复位时该引脚的值为PR20:7。 36 LEDTR/ PAD[3] I/O Tx/Rx活动状态的LED显示。检测到有效接收或发送，该引脚产生10 Hz的闪烁信号。上电/复位时，引脚的值为PR20:6 35 LEDL/ PAD[2] I/O 连接状态的LED显示。当一个稳定连接被检测到，该引脚置位。上电/复位时，该引脚的值为PR20:5。 34 LEDC/ PAD[1] I/O 全双工或冲突状态的LED显示。全双工配置时，此引脚置位。半双工配置发生冲突时，此引脚为20Hz闪烁信号。上电复位时，该引脚的值为PR20:4。 33 LEDS/ PAD[0] I/O 100M/s LED显示。检测到100M/s的速度时，该引脚置位。上电复位时，该引脚的值为PR20:3。 31 CFG0 I 配置控制0。 当A/N启用，如果MF0/ PR0:12=1，CFG0与CFG1决定功能。 (见表2) 当A/N禁用，CFG1禁用MLT3，直接配置PR19:0 当CFG0低，MLT3编码器/解码器启用，且PR19:1 =0。 当CFG0高，MLT3的编码器/解码器无效，且PR19:1= 1。 32 CFG1 I 配置控