[工学]数字电路5Ch3.ppt

第一节 组合电路的分析和设计Analysis and Design of Combinational Circuit 一、组合电路 用数据选择器实现组合逻辑电路 四选一MUX： 用数据选择器实现组合逻辑电路 1、代数法： 用数据选择器实现组合逻辑电路 用数据选择器实现组合逻辑电路 二、编码器Encoders 优先编码器Priority Encoders 功能：输入m位代码 输出n位二进制代码 m≤2n 优先编码器允许几个输入端同时加上信号，电路只对其中优先级别最高的信号进行编码。 逻辑功能：任何一个输入端接低电平时，三个输出端有一组对应的二进制代码输出 （一）二进制编码器 将输入信号编成二进制代码的电路 如图：三位二进制编码器（ 8线—3线编码器）。 任何时刻只允许一个输入端有信号输入 8线—3线优先编码器CT74LS148 编码输出 编码输入 使能输入 使能输出 扩展输出 ～ ：输入，低电平有效。优先级别依次为 ～ ～ ：编码输出端 ：使能输入端； ＝０时，编码， ＝１时，禁止编码。 ：使能输出端，编码状态下（ =0），若无输入信号， =0 ：扩展输出端，编码状态下（ =0），若有输入信号， =0 管脚定义： （二）编码器的应用(Encoder Applications) （3）第一片工作时,编码器输出：0000-0111 第二片工作时,编码器输出:1000-1111 解：（1）编码器输入16线,用两片8-3线编码器，高位为第一片，低位为第二片 高位 低位 （2）实现优先编码：高位选通输出与低位控制端连接 例14：用8-3线优先编码器CT74LS148扩展成16线-4线编码器。 第四节 数据选择器和数据分配器 在多个通道中选择其中的某一路，或 个信息中选择其中的某一个信息传送或加以处理， 将传送来的或处理后的信息分配到各通道去。 数据选择器 (Data Selectors / Multiplexers) 数据分配器 (Data Distributors / Demultiplexers) 多输入 一输出 选择 一输入 多输出 分配 发送端，并—串 接收端，串—并 一、数据选择器 （一）分类：二选一、四选一、八选一、十六选一 双四选一数据选择器CT74LS153 使能端 输出端 数据 输入 公用控 制输入 双四选一数据选择器CT74LS153 简易符号 八中选一数据选择器CT74LS151 八选一需 三位地址码 （二）数据选择器的应用 例：试用最少数量的四选一选择器扩展成八选一选择器。 解：（1）用一片双四选一数据选择器，实现八个输入端 （2）用使能端形成高位地址，实现三位地址，控制八个输入。 例：试用四选一数据选择器构成十六选一的选择器 第二级，控制选择 第一级中的一组 第一级， 分为四组 =m0D0+m1D1+m2D2+m3D3 由地址输入A0~Ai组成的最小项 数据输入 两种方法：1、代数法 2、卡诺图法 用2n路MUX实现m变量的逻辑函数。 （1）当m=n时，全部变量作地址输入，Di端为1或0 例1：用8路MUX实现函数F（A、B、C）=∑（3、4、6、7） （2）当mn时，取n位输入变量作地址输入，余下的(m-n)个 变量组成的余函数分别接到对应的Di端。 例2：用4路MUX实现函数F（A、B、C）= 若选A、B作地址输入， 则： 所以：D0=D1=0 D2=1 D3=C （3）当mn时，全部变量作低位地址输入，多余的高位地址 接‘0’，其相应的高（2n-2m）位Di接‘0’或‘1’均可。 例3：用8路MUX实现函数F（A、B）=∑m（0、1） 用数据选择器实现组合逻辑电路 2、卡诺图法： 用2n路MUX实现m变量的逻辑函数。 （1）当m=n时， 例4：用8路MUX实现函数F（A、B、C）=∑（3、4、6、7） 所以:D0=D1=D2=D5=0 D3=D4=D6=D7=1 电路图同例1。 用数据选择器实现组合逻辑电路 （2）当mn时， 电路图略。 例5：用4路MUX实现函数F（A、B、C）= （3）当mn时，自己课后讨论。 二、数据分配器 （一）数据分配器的功能 分配器与选择器的功能相反 当F = 1时它即为普通的译码器。 一输入 多输出 逻辑符号 （二）数据分配器的应用 例：利用数据选择器和分配器实现信息的“并行—串行—并行”传送。 由译码器连成的数据分配器 0 0 0 0 1 1 0 译码 禁止译码