[工学]数字电路实验.ppt

数字电路实验 卢家凰 办公室 （实验中心六楼） 手机QQ群实验室开放时间：8－15周 周四 12:30－13:30 数字电路实验内容 实验一 集成门电路逻辑功能测试 实验二 组合逻辑电路设计与险象观察 实验三 数据选择器与译码器的应用 实验四 用EWB仿真数字电路 实验五 集成触发器的功能测试 实验六 计数、译码与显示 复习 课程考试 实验一 集成门电路逻辑功能测试 一、实验目的 1、掌握测试TTL门电路逻辑功能的方法 2、熟练掌握测量仪器的使用方法 3、牢记所测数据的含义及其正确值的范围 4、了解逻辑门的一些简单且实用的应用电路 5、了解TTL、CMOS门电路的各种特性 集成门电路逻辑功能测试 二、实验仪器及元器件 1、仪器 双踪示波器 1台 直流稳压电源 1台 脉冲信号发生器 1台 2、元器件 74LS32 1片 74LS86 1片 680欧（限流电阻） 1只 发光二极管 1只 集成门电路逻辑功能测试 三、数字电路实验基础知识 1、识别数字集成电路芯片 ① TTL系列 集成门电路逻辑功能测试 ② CMOS系列 集成门电路逻辑功能测试 2、集成电路的封装及管脚排列 双列直插式DIP 单列直插式SIP 芯片上以缺口、小原点或竖线等标记出管脚“1”的位置，左下第一脚即为1管脚，此后管脚号按逆时针方向排序。 集成门电路逻辑功能测试 3、TTL电路的使用规则 ① 典型电源电压：5V ② 闲置输入端的处理 小规模集成电路中，悬空相当于接逻辑“1”电平；时序电路或复杂的数字电路系统中，闲置输入端应根据逻辑功能的要求接相应的电平，不允许悬空。 ③ 输出端处理 TTL电路的输出端不允许直接接地或电源。 集成门电路逻辑功能测试 4、CMOS电路的使用规则 ① 闲置输入端的处理 闲置输入端应接VDD(正电源)VSS(负电源)，绝不允许悬空。 ② 输出端的处理 不允许并联使用，也不允许直接连接电源或地。 ③ CMOS电路的保护措施 使用和存放CMOS电路时，要注意静电屏蔽。并注意不能带电插拔集成芯片。 集成门电路逻辑功能测试 四、实验任务及步骤 1、借助示波器调节信号源，使其输出一个连续脉冲信号。其输出为TTL电平，频率f=10kHz，占空比=50%. 2、测量TTL或门(74LS32)的逻辑功能 ① 静态测量 ② 动态测量 3、测量TTL异或门(74LS86)的逻辑功能 ① 静态测量 ② 动态测量 实验二 组合逻辑电路设计 1、设计三人表决器电路 只使用74LS20 真值表＋卡诺图＋表达式＋逻辑图＋实际连线图 2、设计一位全加器 只使用74LS86和74LS20 真值表＋卡诺图＋表达式＋逻辑图＋实际连线图 实验二 组合逻辑电路设计 一、实验目的 1、掌握组合逻辑电路设计、安装、调试的基本方法。 2、了解组合逻辑电路设计中最小化（指集成芯片量最少）的概念与实现方法。 组合逻辑电路设计 二、实验仪器及元器件 1、仪器 直流稳压电源 1台 2、元器件 组合逻辑电路设计 4、利用MSI设计组合逻辑电路 MSI性能稳定、价格低廉，因此采用MSI实现组合逻辑函数，可达到事半功倍的效果。用MSI实现组合逻辑函数的基本方法是对照比较。中规模集成电路中，输出与输入信号间的函数关系已固化，不能改变。 组合逻辑电路设计 四、实验任务 1、设计一位全加器 只使用74LS86和74LS20 组合逻辑电路设计 五、数字电路常见故障检查方法 连接的数字电路的逻辑功能不能满足设计要求而进行的检查。 1、布线错误 实际安装的电路与所设计的原理图不符，主要是发生错接、短路、开路等。 2、仪器使用不当引起的故障 共地不当、信号线与地线接反等。 3、元器件使用不当或损坏 元器件没有完全插入面包板、元器件插入面包板时管脚已被折断等。 实验三 数据选择器和译码器的应用 一、实验目的 1、掌握用MSI器件设计逻辑电路的一般方法 2、加深对译码器与数据选择器的理解 3、了解译码器与数据选择器的应用 数据选择器和译码器的应用 三、实验原理 1、用MSI设计组合电路的方法 不必进行太多化简，设计过程简单，电路中所用器件少。 数据选择器和译码器的应用 2、用译码器（数据分配器）实现逻辑函数 变量译码器 显示译码器 74LS138——变量译码器：将输入的二