[工学]第06讲门电路及使用注意事项.ppt

第 6 讲 课时授课计划 课 程 内 容 CMOS反相器 4. 组合门电路 工作原理 电路的输入级由多发射极晶体管T1实现逻辑“与”的功能；中间级由T2的集电极和发射极输出两个相位相反的信号分别控制T3和T5；输出级中，T3,T4组成的复合管构成一个射级跟随器作为T5的有源负载，使得不论输出高电平还是低电平，电路的输出电阻都很小，从而提高了电路的带负载能力。 逻辑功能分析 设：输入信号A,B,C的高低电平分别为VIH=3.6vVIL=0.3v，PN结开启电压为0.7v A,B,C中只要有一个是低电平，则T1必有一个发射结导通，并将T1的基极电位钳在1v，该电压作用于T1的集电结和T2,T5的发射结上，显然不可能使T2和T5导通。由于T2截止，电源Vcc通过R2驱动T3和T4，使之工作在导通状态，电路输出为高电平（接拉电流负载）。等效电路如图： 逻辑功能分析 当A,B,C同时为高电平时，如果不考虑T2的存在，则应有Vb1=4.3v，因而T2和T5的发射结必然同时导通。此时，Vc2= Vce2+Vb5=0.3+0.7 =1v，因此，T3微导通，T4截止，Vo= Vc5=0.3v，输出为低电平（接灌电流负载）。等效电路如图： TTL与非门的主要外部特性 电压传输特性 抗干扰能力 输入特性 输入负载特性 输出特性 带负载能力 传输延迟特性 功耗指标 VOH：电压传输特性曲线的截止区的输出电压 VOL：电压传输特性曲线的饱和区的输出电压 VON：保证输出为高，输入低电平的上限值（图中查得约：2V） VOFF：保证输出为低，输入高电平的下限值（图中查得约：0.8V） VTH:转折区中点对应的输入电压 抗干扰能力 带负载能力 扇出系数No ：在保证驱动门输出电平满足阈值要求的情况下，它所能驱动同类门的数量上限，它反映了门的带负载能力。一般No≥8。 传输延迟特性 平均传输延迟时间tpd: 输出电压由高电平变为低电平的传输延迟时间称为导通传输延迟时间，记做tPHL； 输出电压由低电平变为高电平的传输延迟时间称为截止传输延迟时间，记做tPLH。 功耗指标 空载功耗P: 输出为低电平时的功耗称为空载导通功耗PON 输出为高电平时的功耗称为空载截止功耗POFF PON总是比POFF大，定义空载功耗P=(PON+POFF)/2，一般P50mW。 浪涌电流引起的动态功耗 门电路输出从一个状态向另一个状态切换时，短时间内会出现尖峰电流（或浪涌电流），形成较大的动态功耗，此功耗随电路工作频率增大而增大。 线与连接：通过门电路的输出端并联实现的与运算 普通TTL与非门为何不能做线与？ 若门G1输出为高电平，则G1的T4为射级跟随电路，输出电阻r0很小；若门G2输出为低电平，则G2的T5为饱和导通，输出电阻r0很小。如果将G1和G2直接做线与，在电源和地之间将形成地阻通路，从而形成很大的电流，此电流会烧毁门电路。 根源在于TTL门电路的推拉式输出级，总是一管导通，一管截止。 普通TTL与非门为何不能做线与？ 输入端的处理 （1）输入端不允许悬空，通常在输入端和地之间接保护电阻，以防止拔下电路板后造成输入端悬空。 （2）输入高电平不能大于VDD + 0.5V；输入低电平不得小于VSS - 0.5V。且输入端电流一般应限制在1mA以内。 （3）CMOS电路对输入脉冲的上升沿和下降沿有要求，通常当VDD = 5V时，上升沿和下降沿应小于10μS；VDD = 10V时，上升沿和下降沿应小于5μS；VDD = 15V时，上升沿和下降沿应小于1μS。 不同类型逻辑门的配合问题 小结 分立元件门电路 TTL集成门电路 与非门工作原理 外特性参数 几种特殊的门电路 OC门 TS门 门电路使用注意事项 ①A、B不全为1时，uB1=1V，T2、T5截止，Y=1。 接入外接电阻R后： ②A、B全为1时，uB1=2.1V，T2、T5饱和导通，Y=0。 外接电阻R的取值范围为： 集电极开路与非门（OC门） 2）OC门驱动发光二极管 1）两个OC结构的与非门线与连接可实现与或非的逻辑功能。 OC门的应用 3）OC门实现电平变换（Ur为转换后的电平值） 7. 三态门（TS门） 当EN为高电平时，二极管D截止，电路工作在典型的与非门状态。 当EN为低电平时，一方面使T2、T5截止，同时通过二极管D将T3的基极电位钳位在1V左右，从而又使T4截止。由于T4、T5同时截止，从输出端看，F端对地和对电源均相当于开路，呈现高阻状态。高阻态又叫禁止态或开路态。 EN端控制着电路的输出状态，因此将其称为控制端（或称为使能端）。 结论：电路的输出有高阻态、高电平和低电平3种状态。 TS门的应用 ①作多路开关：E=0时，门G1使能