pspice5(容差分析).pptVIP

Pspice（容差分析 ） 电路容差分析 标为1kΩ的电阻，如果偏差为±10%，那么实际元件值可能是在1.1kΩ～900Ω之间的某一值。 系统性能参数的变化 性能不稳定，电路参数超出标称值范围 环境条件导致参数发生漂移 退化，元器件损耗 将可能出现的偏差考虑在电路设计中，保证电路性能的稳定性。保证电路在性能指标范围内，尽可能地扩大元件的容差范围以便降低成本 。 基于Pspice的容差分析方法 DEV（器件容差）：单个器件独立变化引起容差 LOT（批容差）：各元件同时变大或变小引起容差 统计方法（蒙特卡罗分析MonteCarloAnalysis ）： 了解偏差范围和偏差的统计特性（如正态分布） 通过已知的元器件参数的随机分布规律去计算电路特性的分布规律 灵敏度为基础方法（最坏情况分析 Worst - CaseAnalysis ） Pspice中的设置 如果要设置元件容差类型，则需要选择RBREAK 模型元件，并在其 modal中写入： R=1 DEV/GAUSS 10% LOT/UNIFORM 10% 蒙特卡洛分析设置 Analysis - setup 绘制直方图： Probe-trace-Performance analysis 容差分析实例电路图(mentcarlo1) 分析步骤 仿真输出u1:out在2个周期内的电压波形 对R4和C3进行模型参数设置