湖南师范大学EDA期末考试选择题.docVIP

1：VHDL是在（ C ）年正式推出的。 A：1983 B：1985 C：1987 D：1989 2：基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为（ B）设计法。 A：自底向上 B：自顶向下 C：积木式 D：顶层 3：在EDA工具中，能将硬件描述语言转化硬件电路的重要工具软件称为（ B ） A：仿真器 B：综合器 C：适配器 D：下载器 4：在EDA 工具中，能完成目标系统器件上布局布线软件称为（ C ） A：仿真器 B：综合器 C：适配器 D：下载器 5：IEEE于1987年公布了VHDL的（ A ）语法标准。 A：IEEE STD 1076-1987 B：RS232 C：IEEE.STD_LOGIC_1164 D：IEEE STD 1076-1993 6：VHDL的实体声明部分用来指定设计单元的（ D ） A：输入端口 B：输出端口 C：引脚 D：以上均可 7：一个实体可以拥有一个或多个（ B ） A：设计实体 B：结构体 C：输入 D：输出 8：在VHDL的端口声明语中，用（ D ）声明端口为具有读功能的输出方向。 A：IN B：OUT C：INOUT D：BUFFER 9：在VHDL中，45_234_287属于（ A ）文字。 A：整数 B：以数制基数表示的 C：实数 D：物理量 10：在VHDL中，16#FE#属于（ B ）文字。 A：整数 B：以以数制基数表示的 C：实数 D：物理量 11：在VHDL标识符命名规则中，以（ A ）开头的标识符是正确的。 A：字母 B：数字 C：字母或数字 D：下划线 12：在列标识符中，（ C ）是VHDL合法标识符。 A：4h_adde B：h_hadde_ C：h_adder D：_h_adde 13：在列标识符中，（ D ）是VHDL错误的标识符。 A：h_adde B：h_hadde4 C：h_adder_4 D：_h_adde 14：在VHDL中，（ A ）的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间。 A：信号 B：常量 C：数据 D：变量 15：在VHDL的 IEEE标准库中，预定义的数据类型BIT有（ A ）种逻辑值。 A：2 B：3 C：8 D：9 16：在VHDL 中，用语句（ B ）表检测clock的上升沿。 A：clock’EVENT B：clock’EVENT AND clock=1 C：clock=‘1’ D：clock’EVENT AND clock=’0’ 17:在VHDL的CASE语句中，条件句中的“=”不是操作符，它只相当于（ B ）的作用。 A：IF B：THEN C：AND D：OR 18：在VHDL中，语句“FOR n IN 0 TO 7 LOOP”定义循环次数为（ A ）次。 A：8 B：7 C：0 D：1 19：在VHDL中，含WAIT语句的进程PROCESS的括号弧中后（ B ）再加敏感信号，否则是非法的。 A：可以 B：不能 C：任意 D：只能 20：在VHDL中，PROCESS结构是由（ A ）语句组成的。 A：顺序 B：顺序和并行 C：并行 D：任何 21：VHDL的块语句是并行语句结构，它的内部是由（ C ）语句构成的。 A：并行兼顺序 B：顺序 C：并行 D：任意 22：在元件例化（COMPONENT）语句中，用（ D ）符号实现名称映射，将例化元件端口声明语句中的信号名与PORT MAP（）中的信号名关联起来。 A： = B： ：= C：= D：= 23：使用Quartus II 工具软件实现原理图设计输入，应采用（ A ）方式。 A：图形编辑 B：文本编辑 C：符号编辑 D：波形编辑 24：使用Quartus II的图形编辑方式输入的电路原理图文件必须通过（C ）才能进行仿真验证。 A：编辑 B：编译 C：综合 D：编程 25：在Quartus II集成环境下，要创建新的波形文件时，应选择编辑文件类型对话框“Other Files”中的（ A ）。 A：Vector Waveform File B：Text File C：Block Symbol File D：AHKL Include File 26：在Quartus II集成环境下，要创建新的VHDL文件时，应选择编辑文件类型对话框“Device Design Files”中的（ C ）。 A：AHDL F