第8章27C54x的硬件设计.pptVIP

2003.2.16 DSP原理及应用 第8章 TMS320C54x的硬件设计 TI公司为本公司生产的DSP芯片提供了多种配套的数模转换器，根据数字信号的传送形式不同，可分为并行和串行转换器。 8. 5. 2 ’C54x与D/A转换器的接口 1. D/A转换器 典型的器件： TLV5619（并行） TLV5616（串行） 第8章 TMS320C54x的硬件设计 TLV5619是12位并行电压输出型D/A转换器，可与DSP芯片并行接口，主要包括： 8. 5. 2 ’C54x与D/A转换器的接口 1. D/A转换器 (1) TLV5619转换器 12位输入寄存器 12位DAC锁存器 12位电阻网络D/A转换器 选择和控制逻辑 基准输入缓冲放大器 输出缓冲放大器 第8章 TMS320C54x的硬件设计 (1) TLV5619转换器 ① TLV5619的内部结构 12 OUT 12位 D A C 锁存器 REFIN 12 位 输 入 寄 存 器 选择与 控制逻辑 D0 D1 D2 D3 D4 D5 D6 D7 12位 电阻 网络 D/A 转换 12 D9 D10 D11 D8 CS WE PD LDAC ×2 + - 第8章 TMS320C54x的硬件设计 (1) TLV5619转换器 ③ 输出电压 TLV5619的输出缓冲器采用2倍增益、具有A类输出的放大器，可以提高器件的稳定性和减少建立时间。其输出电压： VREF为基准电压； CODE为数字输入值，其范围从0x000至0xFFF。 第8章 TMS320C54x的硬件设计 TLV5616是一个串行12位电压输出数模转换器,带有灵活的4线串行接口，可以无缝连接TMS320、SPI、QSPI等串行口。 输出缓冲是2倍增益轨到轨输出放大器，采用AB类输出以提高稳定性和减少建立时间。 TLV5616是基于电阻网络结构的12位单电源D/A转换器，器件由串行接口、数据锁存器、速度/掉电逻辑、基准输入缓冲器、电阻网络和轨到轨输出缓冲器等组成。 1. D/A转换器 (2) TLV5616转换器 第8章 TMS320C54x的硬件设计 (2) TLV5616转换器 ① TLV5616的内部结构 OUT 串行输入 寄存器 REFIN 16周期 定时器 12位 电阻 网络 D/A 转换 ×2 12 SCLK CS FS + - 12位 数据 锁存 速度/掉电 逻辑 12 14 DIN 2 第8章 TMS320C54x的硬件设计 (2) TLV5616转换器 ③ 工作原理 工作过程： 1）CS = 0，使能TLV5616； 2）在FS的下降沿启动数据的移位。串行数据在SCLK的作用下,一位接一位移入串行输入寄存器; 3）当16位数据传送完或FS变为高电平时，串行输入寄存器中的数据被移到数据锁存器，对新数据进行转换并更新输出电压，完成数模转换。 第8章 TMS320C54x的硬件设计 2. D/A转换器与DSP的接口 (1) TLV5619与’C5402芯片的接口连接 TMS320VC5402 A0 A1 A2 . . . A7 IS R/W D11~D0 A B C G1 Y4 G2 G3 TLV5619 CS WE OUT D11~D0 REFM PD LDAC VDD 74AC138 UOUT DAC采用单缓冲方式, 地址为0x0084H 第8章 TMS320C54x的硬件设计 8.6 DSP系统的硬件设计实例 本节将结合前几节所讨论的内容，介绍DSP系统的硬件设计案例，重点介绍系统硬件设计的一般流程，以帮助读者初步掌握一个完整的DSP系统工程设计的方法。 8.6.1 基于G.729A标准的DSP实时系统的设计 1. G.729A语音压缩标准 G.729是国际电信联盟ITU制定的一种高质量的语音压缩标准，工作速率为8kbit/s，目前已在许多通信系统中得到了应用。 该标准是采用“共轭结构-代数码激励线性预测(CS-ACELP)”算法，于1995年10月通过，主要应用于IP电话、移动通信、多媒体网络通信和数字卫星通信系统等领域。 第8章 TMS320C54x的硬件设计 8.6.1 基于G.729A标准的DSP实时系统的设计 2.系统的组成 本系统由TMS320VC5402芯片、模数转换电路、FLASH存储器和双口RAM组成。 TMS320 VC