数电课设三位同步二进制减法器串行序列检测电路设计.docVIP

目录 1 .数字电子课程设计的目的与作用 1 2 .课程设计的任务 1 3. 三位同步二进制减法器 2 3.1. 三位同步二进制减法器设计电路的理论分析 2 3.1.1原始状态图的建立： 2 3.1.2卡诺图 2 3.1.3时钟方程、输出方程和状态方程： 4 3.1.4无效状态的判断 4 3.2. 三位同步二进制减法器设计电路 5 3.3.三位同步二进制减法器的仿真结果 6 4.串行序列检测电路设计 9 4.1.串行序列检测电路设计电路的理论分析 9 4.1.1原始状态图的建立： 9 4.1.2卡诺图 10 4.1.3时钟方程、输出方程和状态方程： 11 4.2.串行序列检测设计电路 11 4.3串行序列检测器的仿真结果 12 5.用数据选择器实现函数F=AB+BC+CA 14 5.1用数据选择器实现函数F=AB+BC+CA的电路设计 14 5.1.1选择数据译码器 14 5.1.2写标准与非—与非表达式 14 5.1.3确定数据选择器输入变量的表达式 14 5.2用数据选择器实现函数F=AB+BC+CA的设计电路 15 5.3实验结论 15 6.设计总结和体会 15 7.参考文献 16 1 .数字电子课程设计的目的与作用 随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。 2 .课程设计的任务 利用所学的数字电路的理论知识，用ＪＫ触发器、74LS00、74LS08等逻辑门在数字电路系统上设计并搭建000、010为无效状态的三位同步二进制减法器以及串行序列1001的检测电路，注意检查其中的无效状态能否自行启动，若不能自启进行相应的逻辑修改，直至符合设计要求。观察并分析实验结果，进行课程设计答辩。 3. 三位同步二进制减法器 3.1. 三位同步二进制减法器设计电路的理论分析 3.1.1原始状态图的建立： 所给无效状态为000、010，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图1所示： /0 /0 /0 /0 /0 111 100 101 100 011 001 /1 /Y 排列：Q2nQ1nQ0n 图1减法器的状态图 3.1.2卡诺图 题中所给无效状态是000、010，其所对应的最小项 和为约束项。由图1所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图2所示： Q1nQ0n Q2n 00 01 11 10 × 1 0 × 0 0 0 0  图2 输出Y的卡诺图 由以上卡诺图可得输出状态方程为：Y= 由图1可得到电路次态Q2n+1Q1n+1Q0n+1的卡诺图如图3所示。再分解开便可得到如图4、5、6所示各触发器的次态卡诺图。 Q1nQ0n Q2n 00 01 11 10 ××× 111 001 ××× 011 100 110 101 图3电路次态Q2n+1Q1n+1Q0n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 × 1 0 × 0 1 1 1  图4的卡诺图 Q1nQ0n Q2n 00 01 11 10 × 1 0 × 1