数电4-1gai1.ppt

例：试用3-8译码器和门电路实现多输出函数。 当改变地址输入A、B、C时，Yi=D，即输入数据被反相分配到各输出端。 将3—8译码器用作1—8DEMUX的逻辑图。 图 4 – 31 多通道数据分时传送 数据分配器常与数据选择器联用，以实现多通道数据分时传送。如图4 - 31所示。 4.3.5　数值比较器 　　数值比较器是对两个位数相同的二进制数进行数值比较，并判定其关系大小的组合逻辑电路，比较结果有AB、AB和A=B三种情况。常用的中规模集成数值比较器有4位数值比较器74LS85和8位数值比较器74LS682等。 　74LS85的逻辑符号 A3~A0、B3~B0为待比较的四位二进制数输入端 FAB、FA=B、FAB是三个比较结果 AB、A=B、AB是反映低位比较结果的三个级联输入端 　数值比较器74LS85的功能表 2.数值比较器的扩展 　　数值比较器的扩展方式有串联和并联两种。  　　1）串联扩展 　　图4.3.27是将两片4位数值比较器74LS85扩展为8位数值比较器的连接图，其中，低位片74LS85(1)的输出FAB、FA=B、FAB分别和高位片74LS85(2)的级联输入AB、A=B、AB连接，。 图4.3.27　用4位数值比较器扩展为8位数值比较器 当高4位相等（A7～A4=B7～B4）时，就可以由低4位 A3～A0和B3～B0来决定数值的大小 　　2)并联扩展 　　当比较的位数较多，且速度要求较快时，可以采用并联方式扩展。 特点：这种方式从数据输入到输出只需要两倍的4位比较器的延迟时间，而如果采用串联方式时，则需要四倍的4位比较器的延迟时间。 　4位比较器扩展为16位比较器 将待比较的16位二进制数分成四组，各组的4位比较是并行进 行的，再将每组的比较结果输入到第五片4位比较器来进行比较， 最后得出比较结果。 4.3.6 加法器 （1）一位全加器 分析下图所示电路，指出该电路的逻辑功能。 图 4-34  解：  ① 写出函数表达式。 ② 列真值表。 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Ci+1 Si Ai Bi Ci 真值表 ③ 分析功能。  由真值表可见，它正好实现了Ai、Bi、Ci三个一位二进制数的加法运算功能，这种电路称为一位全加器。其中，Ai、Bi分别为两个一位二进制数相加的被加数、加数， Ci为低位向本位的进位，Si为本位和，Ci+1是本位向高位的进位。一位全加器的符号如图4 - 3(b)所示。 半加器真值表 0 0 0 1 0 1 1 0 0 0 0 1 1 0 1 1 Ci+1 Si Ai Bi 图 4-35 半加器 如果不考虑低位来的进位，即Ci=0，则这样的电路称为半加器，其真值表和逻辑电路分别如表4-3和图4-4所示。 4.3.3 数据选择器 数据选择器又称多路选择器(MUX). 图 4 – 18 数据选择器框图及等效开关 它有n位地址输入、2n位数据输入、1位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关，见图4 - 18(b)。 图 4 – 19 4选1 MUX 常用的数据选择器有2选1、4选1、8选1、16选1等. 图4-19是4选1数据选择器的逻辑图及符号. 其中D0~D3是数据输入端，也称为数据通道；A1、A0是地址输入端，或称选择输入端；Y是输出端；E是使能端，低电平有效。当E=1时，输出Y=0，即无效，当E=0时，在地址输入A1、A0的控制下，从D0~D3中选择一路输出，其功能表见表4-13。 表 4 – 13 4选1 MUX功能表 D0 D1 D2 D3 0 0 0 0 1 1 0 1