基于数字ASIC设计流程的DDS设计与实现.docVIP

基于数字ASIC设计流程的DDS设计与实现 　　摘 要:作为第三代频率合成技术,直接数字频率合成器具有显著的优点并得到广泛的应用。在此结合数字ASIC设计流程,利用流水线技术和函数对称性性质,设计并实现一个优化的DDS电路。从系统结构划分到自动布局布线,逐步介绍各个设计阶段的目的、使用软件及设计要点。经过分析,最终得到的DDS电路能够运行在150 MHz系统时钟下,并且具有较小的面积,满足设计要求。 　　关键词:DDS;ASIC;Verilog;流水线 　　中图分类号:TN742.1文献标识码:A 　　文章编号:1004-373X(2010)06-012-04 　　 　　Design and Implementation of DDS Based on Digital ASIC Design Flow 　　CHEN Jiming,LI Kaihang 　　(Xiamen University,Xiamen,361005,China) 　　Abstract:As the third generation frequency synthesizer,Direct Digital Synthesizer(DDS) has been widely used due to its many significant advantages.An optimized DDS based on digital ASIC design flow is designed and implemented by using the pipeline technology and the symmetry character of a few functions.The design steps from the structure divide to the auto placement and route are given out in detail,and each involves in the design purpose,software in use and design points.??Theoretical results show that the proposed DDS has advantages of small size and can run at 150 MHz clock frequency,which meets requirement of the design. 　　Keywords:DDS;ASIC;Verilog;pipeline 　　 　　随着现代通信、工业控制以及航空航天应用的发展,对于频率合成技术提出了越来越高的要求。直接数字频率合成技术是最新的第三代频率合成技术,具有频率分辨率高、频率切换速度快、频率切换相位连续和全数字化实现等优点。从20世纪70年代产生起,DDS就获得了巨大的发展及广泛的应用[1]。 　　DDS的主要电路都是数字电路,可以使用数字ASIC的设计方法来设计与实现[2]。数字ASIC设计流程主要包括结构规划、RTL代码编写及仿真、逻辑综合、形式验证、时序分析、自动布局布线、DRC、LVS等步骤。在此通过实施以上数字ASIC设计步骤,设计实现了一个能够运行在??150 MHz的频率,并具有较小的版图面积的DDS。 　　 　　1 DDS原理及结构规划 　　 　　DDS的基本原理是根据时域采样定理,利用量化相位与波形幅度之间的对应关系产生信号波形。本文根据基本的DDS结构,同时考虑时序和资源消耗等方面因素,设计的DDS结构框图如图1所示。 　　这里主要对DAC之前的数字部分进行设计,实现输出sin函数波形的功能。该设计包括相位累加器、相位偏移控制器、地址控制器、相幅转换器和幅度控制器?┪甯霾糠帧? 　　图1 DDS设计结构框图 　　其中相位偏移控制器是一个加法器,将相位累加器的结果与输入的相位偏移量相加,从而在输出可以得到所需起始相位的波形。地址控制器与幅度控制器利用sin函数的对称性,将相幅转换器储存的幅度值范围减小到0~π/2,从而将相幅转换器的容量降低到??1/4。相幅转换器是一个以相位为地址,波形幅度为输出的ROM,利用相位与幅度之间的对应关系实现从相位到幅度的转换。这里设计的DDS采用32位的频率控制字,并截取相位偏移控制器结果的高10位作为查找地址。其中只有低8位作为ROM的地址,高2位分别为地址控制器和幅度控制器的控制输入。相幅转换器输出8位量化幅度,最后经过幅度控制器处理输出9位的无符号量化幅度,以方便DAC处理[3]。 　　DDS的工作过程为:在系统时钟fc的作用下,相位累加对频率控制字K进行累加,并将结果反馈回输入。截取高10