第3章-1_补码加减运算及其实现.ppt

第3章 数值的机器运算 3.1 定点数的加减运算及其实现 3.2 定点数的乘除运算及其实现 3.3 逻辑运算（已提到第二章讲） 3.4 定点运算器的基本结构与工作原理 3.5 浮点数运算及其实现 本节课要解决的问题 1. [2]补+[-5]补=？补码加法运算 2. [-2]补-[-5]补=？补码减法运算 3.对于8位机，进行如下运算会出现什么问题？ [-127]补+[-2]补=？ [127]补+[2]补=？ [-127]补-[-2]补=？ [127]补-[2]补=？ [-127]补+[2]补=？ [127]补+[-2]补=？ [-127]补-[2]补=？ [127]补-[-2]补=？ 4.如何实现加减运算？ 同号数相加与异号数相减 [-127]补+[-2]补=？ [-127]补+ [-2]补 [127]补+[2]补=？ [127]补+ [2]补 [-127]补-[2]补=？ [-127]补+ [-2]补 [127]补-[-2]补=？ [127]补 =+ [-[-2]补]补 同号数相减与异号数相加 [-127]补-[-2]补=？ [-127]补= + [-[-2]补]补 [127]补-[2]补=？ [127]补+ [-2]补 [-127]补+[2]补=？ [-127]补+ [2]补 [127]补+[-2]补=？ [127]补 =+ [-2]补 3.1.2 从半加器到算术逻辑部件ALU 算术逻辑部件ALU（Arithmetic Logic Unit）是运算器的核心，用来实现数据加工和处理所必需的各种整型数据和逻辑型数据的算术运算和逻辑运算功能。算术运算包括加、减、乘、除运算，但不论是那种运算都离不开加法运算，因此加法器是ALU中最基本的部件。 半加器 二进制加法法则是： 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 0 （进位为1） 对2个1位的2进制数Xi与Yi的加法运算，其输出与输入关系可用下列真值表表示，见表3-1。 表3-1 半加器 据此真值表可知，和数Si同被加数Xi、加数Yi的关系可用一个异或门表示，而向高位的进位值Ci同Xi、Yi的关系可用一个与门表示，因此可画出相应的逻辑电路如图3-1所示。 这种只考虑被加数和加数，不考虑低位向本位的进位值的加法器称为半加器。在多位2进制数进行加法运算时，最低位的加法就可采用半加器电路。 图3-1 2.全加器 如果考虑低位向本位的进位Ci-1，则2个1位二进制数Xi与Yi的加法运算，其输出与输入的关系可用表3-2所示的真值表表示。 这种考虑低位向本位的进位值的加法器称为全加器，在多位2进制数进行加法运算时，除最低位外，其余各位都必须采用全加器电路。 全加器真值表 全加器 从表 3-2 可见 全加器的逻辑电路 由此可画出全加器的逻辑电路如图3-2 所示 全加器的逻辑电路 2、串行进位（行波进位） C1 = A1B1+（A1? B1）C0 C2 = A2B2+（A2 ? B2）C1 ┇ Cn = AnBn+（An ? Bn）Cn-1 采用串行进位的并行加法器： P79图2-9 3、并行进位（先行进位、同时进位、跳跃进位） C1 = G1 +P1C0 C2 = G2 + P2G1 +P2P1C0 C3 = G3 + P3G2 +P3P2G1+P3P2P1C0 ┇