电子抢答器的设计.doc

课 题：6、电子抢答器的设计 学 院： 班 级： 姓 名： 学 号： 时 间： 摘要 计算机辅助设计实习的性质与目的 课程性质：计算机辅助设计是电子信息类各专业本科生的必修课。计算机辅助设计技术范畴包含电子系统设计和开发的全过程，可分为系统级、电路级和物理级。 实习目的：借助现代EDA技术进行系统电路设计，侧重于综合应用所学知识，设计较为复杂的功能电路或小型电子系统，培养学生的现代电路设计与综合应用的能力，提高电路设计水平，培养现代电子系统设计能力和创新能力。  一、设计课题 6：电子抢答器 要求：可同时供3至8名选手参加比赛，主持人设置一个控制按钮，用来控制系统的复位，使编号显示数码管灯灭并表示抢答开始，抢答器具有数据锁存和显示功能。抢答开始后，若有选手按抢答按钮，其编号立即被锁存，并在LED数码管上显示，并禁止其他选手抢答。 课题分析： 整体构思:优先编码器——锁存器——译码器——数码管。 抢答器同时供3~8名选手抢答，则设计最多的八路电子抢答器，分别用八个按钮s0~s7表示。 系统清楚和抢答控制开关S，由主持人控制。 抢答器具有锁存和显示功能。由选手按动按钮，锁存相应的编号，并在数码管上显示相应的选手编号。选手抢答实行优先编码，优先锁存。锁存的编号一直保持到支持人将系统清除为止 二、元件选择、说明 优先编码器即在同一时间内，当有多个信号请求编号时，右对优先级别高的输入信号进行编码的逻辑电路。常用的集成优先编码器有74LS148（8线-3线）和74LS147（8线-4线）两种。在这里我选择的是74LS148。 74LS148管脚引线图： 74LS148真值表： 功能说明：74LS148的输出端和输入端均为低电平有效。1~5和10~13管脚是输入端，6、7、9、14、15是输出端。5号管脚EI=1时编码器禁止编码，EI=0时允许编码。由真值表可以知道，7个输入端口的优先顺序为0最高，7最低。如果0号为低电平时，则其他端口即使有输入信号也不起作用，此事只编码0号。优先编码被广泛应用于计算机控制系统中，当有多个外设申请中断时，优先编码总是给优先级别高的设备先编码。 锁存器即是是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。 因为编码器用的是8线-3线编码器，所以选用四线输入的74LS74锁存器。 74LS74管脚排列图： 74LS74真值表： 功能说明：74LS74内含两个独立的D上升沿双d触发器，每个触发器有数据输入（D）、置位输入（）复位输入（）、时钟输入（CP）和数据输出（Q、）。、的低电平使输出预置或清除，而与其它输入端的电平无关。当、均无效（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。 b c d e f g 显示 H H H H H H L 0 L H H L L L L 1 H H L H H L H 2 H H H H L L H 3 L H H L L H H 4 H L H H L H H 5 L L H H H H H 6 H H H L L L L 7 三、原理图的绘制 根据所选元件的真值表，连接好元件即可。 关键问题在于对选手抢答的锁存上。考虑到74LS148有一个输入使能端EI（低电平有效），可以通过输出端的电平变化反过来控制EI电平的变化。可以用GS管脚的变化来控制。而EO管脚从低电平到高电平的变化可以作为74LS74锁存器的时钟信号输入。经过仿真之后发现问题出来了，信号可以对EI口进行锁存了，但是锁存器并没有工作，锁存器有输入信号但是没有输出。 仔细检查仿真波形图发现，74LS74锁存器的信号输入和始终脉冲的上升沿是在同一时刻。按照真值表反映的事实，应该是先有信号输入，当时钟信号出现上升沿时，锁存器工作，输入相应的高低电平。根据这一情况，我就考虑有没有什么办法能让时钟脉冲有那么一点点延迟呢？记得数字电路课上老师说过，非门可以用来缓冲，用非门让时钟脉冲延迟一点点就可以了。GS管脚经过非门作为锁存器的时钟信号，EO管脚经过非门控制EI电平的变化。仿真结果很理想，原理图设计完成！ 四、PCB的绘制 原理图设计完成了，就可以画PCB了。画PCB的工作比较轻松，直接把原理图导入到PCB中，再摆放好位置，自动布线就完成了。在这里不禁感慨现代EDA技术的方便快捷。 五、心得体会