第8章-3北大微电子课件.ppt

放大区: IC=βIB， 饱和区后: 集电极电流受到外电路控制，最大 基极电流继续增加，更多的电子从发射区注入基区，但是电子不能被完全抽取走，在基区内部堆积起来，成为超量的储存电荷。 S: 饱和深度 饱和深度越大，存储的电荷越多。饱和区转换到截止区的时候，要释放存储电荷 二管单元缺点： 抗干扰能力及负载能力都较差 噪声容限只有0.3V， 负载只有几个， 只能作芯片内部门使用，作为单独的器件需要加以改 进 8.3.1 晶体管—晶体管逻辑（TTL)门电路 8.3.1 晶体管—晶体管逻辑（TTL)门电路 ◆T5饱和，T4截止，IC5全部由后级门灌入，有利于提高开态NOL。 I2L电路 集成注入逻辑电路，又称合并晶体管逻辑。 集成度高， 功耗延迟时间乘积小， 工艺比较简单， 可与模拟集成电路和其他数字电路相容等优点 I2L电路的基本结构 单端输入多集电极输出的倒相器 由一个横向结构的pnp管和一个纵向结构反相运用的多集电极npn管互相并和而成 npn管倒置，各npn管的发射极En接地，各单元电路间不需要隔离。 各个单元电路中的pnp管和npn管的两对电极是公用的：n型衬底既是npn管的发射区又是横向pnp管的基区，而npn管的p型基区就是横向pnp管的集电区。单元电路内部没有互连线,所以单元所占管芯面积很小，集成度很高。 单元电路中没有电阻。本级的pnp管既是前级的负载，又是本级反相门的电流源，每级门的平均功耗很低，可以达到6uW每门到70uW每门。 结构简单，元件少，不需隔离，没有电阻，功耗很低 I2L电路两个状态：载流子积累，导通态；载流子耗尽，截止态。 注入端Ep加上一个大于pn结的正向导通压降，横向pnp管发射结正偏，空穴从p1区注入到n型基区。大部分被p2区所收集。 输入端B开路(高电平)，p2收集到的空穴积累起来，多集电极npn管的发射极正偏，引起n区向p2区注入电子, 反向npn管导通，输出端C1，C2，C3低电平 输入端B短路状态(低电平)，空穴由B端被前级抽走，多集电极npn管截止，C1,C2,C3输出高电平。 发射极耦合电路(ECL电路) 非饱和型电路。晶体管工作点不进入饱和区，速度 高，平均传输时间可以做到1ns. 逻辑灵活性大，易于用基本单元构成各种复杂的逻辑 电路， 缺点: 功耗大 主要应用: 高速大型计算机等对速度要求高的地方。 结构: 1. 输入晶体T1A、T1B及负载电阻Rc1，定偏晶体管T2及其负载电阻Rc2，发射极耦合电阻RE组成。起电流开关作用，完成或/或非逻辑功能。 2. 电阻R1,R2,R3，晶体管T5和二极管D1、D2，是参考电源，提供定偏晶体管T2基极的偏置电压VBB。该电路采用负电源工作，VEE=-5.2V。 3.射极跟随器T3和T4，是电路的输出极。 电流开关 T1A、T1B和T2工作状态关联 (1) A、B开路，此时无基极电流，故T1A、T1B截止，T2导通，VC1=0, VC2=1, 公共发射极E的电位：VE=VBB-Vbe2 (2)A端(或B端)输入高电平VOH(VOHVBB) , 加在T1A(或T1B)管be结的电压: VbeA=VOH-VE=VOH-VBB+Vbe2 由于VOHVBB，T1A导通，流过发射极电阻RE的电流增加，使得VE升高, 加在T2管be结上的电压 Vbe2=VBB-VE降低，T2管截止。 输入端A或B有一个是高电平时，输入管导通，定偏管截止，输入管集电极输出为低电平ＶOL , VC1=VOL=-IC1RC1=-αIE1RC1 定偏管集电极输出为高电平ＶOH, VC2=VOH=0V (3)A、B都为低电平VOL，且VOLVBB时，输入管截止，定偏管导通，此时: VC1=VOH=0 VC2=VOL=-IC2RC2=-αIE2RC2 射极跟随器 无射极跟随器: 电流开关的输出高电平０Ｖ，当它加到后级输入端后，后级门输入端导通，集电极电位比基极低，输入管饱和，电路失去高速的优点 加上射极跟随器后，或非和或输出端分别为Ｔ３、T4管的发射极，此时输出高、低电平位移了一个be结压降Vbe。 加射极跟随器后，前级门的输出端高电平为VOH=-Vbe。将它加到后级门的A输入端，则VA=VOH=-Vbe，T1A导通，VC1=-αIE1RC1 ≥-Vbe=VA，即输入管永不会低于基极，这就保证了输入管工作点不会进入饱和区。 双极型集成电路版图设计 根据电路参数的要求，在一定的工艺条件下，按照版图设计的有关规则，设计具体电路的各种元件图形和尺寸，然后进行排版和布线，设计一套符合要求的光刻掩模版。利用这套掩模版，按一定的工艺流程投片，就可以制造出符合电路设计指标的集成电路。 版图设计的主要依据 对电路有充分的了解 了解各个元件在电路中的工作状态；元件参