利用Ｃａｄｅｎｃｅ设计ＣＯＭＳ低噪声放大器.docVIP

利用Ｃａｄｅｎｃｅ设计ＣＯＭＳ低噪声放大器 　　摘 要:结合一个2.4 GHz CMOS低噪声放大器(LNA)电路,介绍如何利用Cadence软件系列中的IC 5.1.41完成CMOS低噪声放大器设计。首先给出CMOS低噪声放大器设计的电路参数计算方法,然后结合计算结果,利用Cadence软件进行电路的原理图仿真,并完成了电路版图设计以及后仿真。仿真结果表明,电路的输入/输出均得到较好的匹配。由于寄生参数,使得电路的噪声性能有约3 dB的降低。对利用Cadence软件完成CMOS射频集成电路设计,特别是低噪声放大器设计有较好的参考价值。 　　关键词:低噪声放大器;CMOS;射频IC;Cadence 　　中图分类号:TP368.1文献标识码:B 　　文章编号:1004-373X(2009)10-008-03 　　 　　CMOS LNA Design Using Cadence 　　XIAO Ben1,YIN Wei2 　　(1.Hunan Institute of Humanities,Science and Technology,Loudi,417000,China; 　　2.Yueyang Vocational Technical College,Yueyang,414000,China) 　　Abstract:With an example of 2.4 GHz CMOS Low Noise Amplifier (LNA),it is introduced that how to design the CMOS LNA using IC 5.1.41 of Cadence.First,example includes calculation of circuit parameters.And then,with the help of this calculation results,the schematic simulation,circuit layout and the post-layout simulation are completed.The simulation results show that the input and output networks matched well,but the noise performance decreased 3 dB because of the parasitic parameters.It is useful to the design of CMOS RF IC using Cadence,especially the CMOS LNA design. 　　Keywords:low noise amplifier;CMOS;radio frequency IC;Cadence 　　 　　0 引 言 　　 　　Cadence Design Systems Inc.是全球最大的电子设计技术、程序方案服务和设计服务供应商。它的解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其他各类型电子产品的设计。Cadence公司的电子设计自动化产品涵盖了电子设计的整个流程,包括系统级设计、功能验证、IC综合及布局布线、模拟和混合信号及射频IC设计、全定制集成电路设计、IC物理验证、PCB设计和硬件仿真建模等。Cadence 软件支持自顶向下(Top-down) 的芯片设计,是业界广泛采用的设计工具。该软件通过Library Cell View 三级目录辅助芯片设计[1]: 　　(1) 设计者为自己要完成的系统任务建立新的Library; 　　(2) 分析系统及其指标来确定系统的各个模块,每个模块对应于Library中的一个Cell; 　　(3) 每个模块的设计包括电路(Schematic) 设计和版图(Layout) 设计,两者密不可分,电路图与版图都是模块中的View。 　　同时,Cadence公司还提供设计方法教学服务,帮助客户优化其设计流程;提供设计外包服务,协助客户进入新的市场领域。垂直解决方案是Cadence为帮助IC设计公司迅速建立设计架构,并获得更短、可预测性更高的设计周期而推出的独具特色的整套解决方案,其目标是为了推动不同领域产品的开发步伐,设计锦囊(Process Design Kit,PDK)是其重要组成部分。“锦囊”通过将验证方式和流程与IP相结合的方式,更好地应对无线、网络和消费电子等不同领域在设计方面的挑战。通过采用“锦囊”,用户可将其宝贵的资源投入在差异化设 　　计而不是基础设计方面。 　　 　　1 低噪声放大器电路设计 　　 　　(1) 电路结构。 　　图1是此次